如何解决晶圆边缘的刻蚀均匀性问题？

发布时间：2026-05-17来源：半导体盒

来源：Lam Research。

New Corvus Technology Takes Uniformity Control to the Edge-2017

本文主要介绍的是 Lam Research 如何通过硬件优化解决晶圆的边缘和极端边缘区域的刻蚀均匀性，该技术可精准调控晶圆边缘等离子体鞘层，实现刻蚀速率与离子入射角度的自定义恒定控制。例如，可按需调节晶圆边缘刻蚀速率，使其快于或慢于晶圆中心区域。

*文末可获取相关专利详细内容

芯片制造商希望晶圆的每一处区域都能生产出合格裸片、提升良率。多年来，随着工艺技术不断进步，即便器件特征尺寸持续缩小、结构复杂度不断提升，这一目标也基本得以实现。如今，晶圆边缘区域（约外侧 10 毫米范围）成为良率提升的最后突破口 —— 该区域存在化学、物理乃至热学特性的不连续性，控制难度极大。

更棘手的是，目前行业应对边缘问题的常规方案，往往需要在良率与制造成本之间做取舍，导致晶圆厂经济效益达不到最优。Lam Research 研发团队针对这一技术难题采用了 Corvus™ 边缘控制技术，适配旗下 Kiyo® 导体刻蚀设备，专门攻克晶圆边缘工艺痛点、提升边缘裸片良率。

Lam 针对 3D NAND 器件刻蚀均匀性做出的解决方案

晶圆边缘工艺挑战

晶圆边缘区域集中了约 10% 的裸片数量，多重工艺问题会直接影响最终良率。

在所有等离子体刻蚀反应腔中，晶圆表面的 abrupt 边界会在边缘区域形成固有的电气不连续性，产生电压梯度并使等离子体鞘层发生畸变。进而改变离子、中性粒子等等离子体组分的运动方向，造成刻蚀效果偏差、工艺均匀性劣化。

以 3D NAND 器件为例，晶圆边缘等离子体状态异变，会引发刻蚀剖面倾斜、图形刻蚀不完全等缺陷；同时还会造成关键尺寸（CD）均匀性失衡、局部套刻指标偏移等问题。

另一大难题是工艺漂移会随时间加剧关键尺寸均匀性与刻蚀选择比劣化。为恢复设备基准工艺状态，芯片制造商通常会增加反应腔湿法清洗频次。但频繁维护会占用设备产能、降低生产效率；且随着工艺容差不断收紧，湿法清洗频次被迫进一步增加，推高整体运营成本。

Corvus 技术解决方案

Corvus 技术可有效抹平晶圆边缘极端不连续性，大幅优化边缘工艺表现。该技术可精准调控晶圆边缘等离子体鞘层，实现刻蚀速率与离子入射角度的自定义恒定控制。例如，可按需调节晶圆边缘刻蚀速率，使其快于或慢于晶圆中心区域。

在 3D NAND 工艺应用中，Corvus 技术能够抑制等离子体鞘层漂移，从根源避免晶圆边缘图形倾斜缺陷。工艺调控精度可覆盖至晶圆边缘 1.5 毫米范围内，既能修正边缘固有工艺偏差，也可补偿来料薄膜特性波动，最大化裸片良率。

具体硬件改动

传统等离子体蚀刻中，晶圆表面因 RF 偏置带负电，形成垂直于表面的等离子体鞘层；但边缘环为电介质或浮置状态，表面电势与晶圆不连续，导致鞘层在晶圆边缘突然终止并向内弯曲，产生离子聚焦效应和非法向离子入射，造成边缘蚀刻速率过高和特征偏斜。

本专利的方法是：在边缘环下方嵌入独立供电的环形电极，通过施加可控 RF 电压，使边缘环表面也产生与晶圆表面连续的负电势，从而将等离子体鞘层平滑地从晶圆表面延伸至边缘环上方，消除鞘层不连续性。

图展示了 ESC 的环形台阶 132、环形架 134、边缘环组件 200、环形电极 202、第二 RF 源 204 和边缘环 RF 馈送件 206 的整体布局。

标注了边缘环 210、电介质环 211、环形电极 202 的分层结构，以及关键尺寸参数：口袋深度 D1、电极径向宽度 W1、电极深度 D2、与晶圆的径向重叠 ROL、超出晶圆的径向延伸 RE。

下图 A 展示了无供电边缘环时，等离子体鞘层 300 仅存在于晶圆上方，在晶圆边缘突然终止并向内弯曲的形态，解释了传统工艺中边缘离子聚焦和轨迹偏斜的根源：鞘层不连续性导致的电场畸变；下图 B 展示了环形电极 202 供电后，等离子体鞘层 302 平滑延伸至边缘环上方，形成连续、垂直的鞘层边界，直观证明了独立 RF 供电边缘环可消除鞘层不连续性，从根源上解决边缘蚀刻不均问题。