imec & EVG，全球首创超细间距混合键合！

发布时间：2026-05-28来源：半导体盒

来源：imec、EV Group。

在 2026 年 IEEE 电子元件与技术会议（ECTC）上，Imec，以及 EV Group，对外展示了一项成熟稳定、良率优异的 200 nm 铜互连焊盘间距晶圆对晶圆混合键合技术，该技术已在搭载可路由互连结构的测试样片上完成验证。

依托 EV Group 顶尖的晶圆键合设备，团队还实现了创历史新高的铜焊盘对准精度。Imec 与 EV Group 计划继续完善晶圆对晶圆混合键合技术路线，重点服务逻辑层互叠、存储与逻辑层堆叠等应用场景 —— 这类场景对互连密度有着极致要求，也是 Imec CMOS 2.0 制程演进架构的核心目标。

图 1：基于 Imec CMOS 2.0 制程架构的片上系统（SoC）分层方案示例（来源：imec）

依托 Imec CMOS 2.0 制程架构打造的新一代计算系统，正推动晶圆对晶圆混合键合技术向 200 nm 互连间距方向演进。在 CMOS 2.0 体系下，片上系统（SoC）会被拆解为多个异构功能层，再通过三维互连技术重新互联。根据不同应用场景，CMOS 2.0 还可将片上系统的逻辑区域拆分为高驱动逻辑层与高密度逻辑层。这类逻辑层之间的堆叠方案，需要极高的互连密度，而目前只有最先进的晶圆对晶圆混合键合技术能够满足该需求。

此次 Imec 完成验证的 200 nm 互连间距晶圆对晶圆混合键合技术稳定性优异。用于测试的每一片晶圆，在键合前都预先制备了四层可路由互连结构。与此同时，在整片 300 毫米晶圆范围内，所有裸片的铜焊盘键合后叠对偏差均低于 40 nm，该成果为全球首创。EV Group 旗下尖端混合键合与熔融晶圆键合设备 GEMINI® FB，是实现这一顶尖叠对精度的关键，而超高叠对精度也是保障器件高电气良率的核心要素。

图 2：200 纳米六边形焊盘阵列上链式互连结构的透射电镜（TEM）成像；焊盘尺寸统一，铜金属设计占比为 25%。

Imec 资深研究员、3D 系统集成项目负责人 Zsolt Tokei 表示：“这项超细间距混合键合技术的突破，源于我们对整套混合键合工艺流程中所有核心环节的协同优化。其中包括采用 Imec 率先研发的氮化硅碳（SiCN）作为介电材料，以及在键合工序前增设化学机械抛光（CMP）流程。我们对抛光工艺进行了专项优化，保障整片晶圆的表面均匀性，不仅打造出极致平整的介电层表面，还实现了铜焊盘数nm级的可控凹陷。EV Group 晶圆键合设备带来的高精度叠对控制能力，再搭配优化后的铜焊盘设计与键合前光刻校正技术，共同促成了本次技术突破。”

图 3A：器件晶圆实际晶圆对晶圆键合对准精度对比；分别展示启用、未启用键合前混合焊盘光刻校正工艺的测试结果；3B：相同焊盘结构、铜金属占比 25% 条件下，单条互连链路实测电阻累积分布图

Zsolt Tokei 补充道：“我们会持续迭代混合晶圆键合工艺，朝着 200 nm 以下的更小互连间距推进，以此攻克逻辑层互叠、存储与逻辑层堆叠等高难度应用场景。这类前沿应用对叠对精度会提出更高要求，我们也将继续携手 EV Group 开展相关技术探索。”

EV Group 首席技术官 Paul Lindner 表示：“我们与 Imec 长期合作的历程，印证了晶圆键合技术在赋能下一代半导体器件过程中举足轻重的作用。双方三十余年的协作充分证明，设备供应商与 Imec 这类顶尖研发机构深度联手，能够切实推动半导体工艺技术取得实质性进步。未来我们也将继续推进相关研发工作，助力新一代芯片架构落地，并推动全球半导体产业生态的协同发展。”

本次晶圆对晶圆混合键合技术的详细测试成果，将在 2026 年 ECTC 大会上发布专题报告，报告标题为 Wafer-to-wafer hybrid bonding technology with 200nm interconnect pitch，由 S. Van Huylenbroeck 等人撰写。该报告隶属于第 26 专场《先进晶圆对晶圆混合键合》，宣讲时间为 5 月 29 日（周五）上午 10:10。