来源：Lam Research。Tech Brief: FinFET Fundamentals-2016晶体管究竟是什么？它的工作原理是怎样的？多年来又经历了哪些演变？本文虽然时间比较久远，但是对于 FinFET 入门还是游刃有余，本文将讲解晶体管基础知识，包括 FET（场效应晶体管）的工作机制，以及助力打造尺寸更小、性能更强半导体芯片的 FinFET（鳍式场效应晶体管）技术。晶体管本质上是一种开关（也可作为放大器，本文重点介绍其开关功能）。和传统电灯开关一样，晶体管分为导通、截止两种状态。FET 依靠电场控制沟道内的导电能力。就像围栏的门可以控制人员通行一样，FET 的 Gate（栅极）能够控制电子在Source（源极）与 Drain（漏极）之间的流动。以常见的 N 沟道器件为例：向栅极施加正向电压时，电子可顺利从源极流向漏极；若栅源间为负电压，导电沟道就会被阻断，晶体管停止导电。传统 FET 直接制作在硅晶圆上：首先在晶圆表面生长一层绝缘介质层（如二氧化硅），作为 Gate Dielectric（栅介质）；随后在介质层上沉积多晶硅、金属等导电材料，形成 Gate Electrode（栅电极）。再通过 Lithography（光刻）将设计图案转移至晶圆，配合Etch（刻蚀）工艺定义栅极区域，并露出源极与漏极的制备区域。最后向源、漏区域注入硼、磷等离子。这种结构被称作 Planar Gate（平面栅极）。图注：平面场效应晶体管的栅极可控制电路通断；左侧施加负电压，电路截止、无电流；右侧施加正电压，电路导通、电流流通 长久以来，行业主要通过缩小 Gate Length（栅长）、施加应力提升沟道迁移率，来加快晶体管开关速度、提升整体性能。但当栅长缩小至约 20 nm 时，这套方案遇到了瓶颈。器件达到这一微小尺寸后，Short-channel Effects（短沟道效应）开始凸显。最典型的问题就是：晶体管本应处于截止状态时，源极和漏极之间依然会产生Leakage Current（漏电流）。诸如此类的技术难题，促使工程师研发全新的晶体管结构。图注：栅极长度过短时，会产生漏电流等短沟道效应三维结构：尺寸微缩的解决方案为解决沟道电流管控难题，业界将导电沟道抬升出硅平面，打造出 Fin（鳍片）结构，这也是 FinFET 的核心特征。不同于平面结构仅从顶部覆盖沟道，FinFET 的栅极会从凸起鳍片的三个侧面包裹沟道。栅极与沟道的接触面积大幅增加，对电场的控制能力显著提升，有效降低了器件截止状态下的漏电流。同时，驱动 FinFET 所需的栅极电压更低，最终实现晶体管性能提升、功耗下降。FinFET 的三维结构是半导体领域重要的技术转折点，也为器件持续微缩指明了方向。这种立体式设计，让芯片厂商可以不断缩小器件尺寸，在单颗芯片上集成更多元器件。设计人员还可通过增加鳍片高度，在不占用额外芯片面积的前提下，提升沟道的载流能力。图注：平面晶体管与 FinFET 架构对比；平面晶体管无垂直鳍片结构，鳍片垂直连接栅极尽管 FinFET 解决了功耗、性能与尺寸微缩的难题，但其制造工艺仍存在诸多挑战。在当前先进制程中，行业普遍采用 SADP（自对准双重图形化）与 SAQP（自对准四重图形化）工艺制备鳍片：先在 Sacrificial Structure（牺牲层）侧壁沉积 Spacers（间隔层），再通过刻蚀去除牺牲层，最后移除间隔层，得到目标鳍片。整个流程中，鳍片的高度、宽度等关键尺寸必须严格管控，参数偏差会直接影响器件性能。【EUV 光刻机在 2010 年交付原型机，在 2016 年才开始批量出货， FinFET 工艺流程得到简化】工艺对 Etch Selectivity（刻蚀选择性）要求极高，需精准去除鳍片与栅极边角的残留物。若工艺控制不当，用于刻蚀的高能离子会损伤器件表面。此外，鳍片与栅极结构轻薄脆弱，也给 Wet Clean（湿法清洗）工艺带来考验：清洗过程中要彻底清除颗粒杂质，同时不能造成材料损耗，还要避免晶圆烘干时出现结构坍塌。栅极制备同样难度重重，各项工艺指标都必须满足严苛标准，才能保证晶体管正常工作。其中关键一步是向栅极沟槽内填充钨等低电阻率导电材料，理想状态下填充层不能出现 Voids（孔洞），而随着器件尺寸不断缩小，无孔洞填充的实现难度也持续加大。目前行业已配套研发出整套工艺方案，支撑 FinFET 实现量产。该技术于 2011 年正式商业化，如今全球主流芯片厂商均已量产相关产品。先进的 Deposition（沉积）、刻蚀与清洗技术，是这次技术迭代落地的核心保障。图注：FinFET 结构制备的主要工艺难点：鳍片尺寸不均、鳍片受损、边角残留杂质、金属填充孔洞、表面颗粒残留晶体管技术的FinFET 架构延续了 Moore’s Law（摩尔定律），相关工艺已推进至 10 nm 节点。在此基础上，行业仍在探索器件进一步微缩的技术路线。一方面，研究人员尝试采用锗等新型材料制作鳍片，以此提升沟道迁移率，加快晶体管运行速度。另一方面，业内开始研发 GAA（全环绕栅极）结构，也就是Nanowire（纳米线）晶体管 —— 栅极从四个方向完全包裹沟道，该方案主要面向 7 nm、5 nm 工艺节点开展研发。放眼更远的未来，单原子晶体管或许会成为下一代技术。我们拭目以待半导体行业的全新突破，以及这些 “超级芯片” 所能催生的各类新型电子产品。图注：左侧为 FinFET 结构；右侧为全环绕栅极结构，采用纳米线技术替代传统栅极设计；未来晶体管可采用新型鳍片材料或全环绕栅极架构🎈六一儿童节专属福利｜宠粉时刻到！
童心不限年龄，热爱永远纯粹！借着六一儿童节的美好氛围，特意给一直支持我们的粉丝朋友们准备了专属福利，感恩每一位默默关注、默默点赞的小伙伴！
本次福利超级硬核！我们将免费送出十套 3D 打印 FET 模型套装（包含 FinFET、Multi-FinFET、GAA），快在评论区留言，拥有属于我们半导体人自己的摆件！
渲染图和实物照片
是一款来自 SEMI BOX 的晶体管模型，用 3D 打印工艺把纳米级的芯片核心器件放大成了可触摸的实物（但细节上不可与实际晶体管结果对等）。大小为 28mm*32mm*22mm-30mm 左右。各模型为可拼接版本，各零件单独上色，也可寄送白胚自行上色。
✨【福利获取方式】
无需复杂转发、不用繁琐套路！本次福利优先送给本篇文章精选留言点赞量靠前的粉丝，点赞排名越高，中奖概率越大！
我们会在活动结束后统计点赞榜单，逐一联系幸运粉丝，免费寄送 FET 模型福利，全程无任何费用！
保持热爱，奔赴新知！这个六一，用硬核干货给自己充个电，祝所有大朋友、小朋友儿童节快乐，愿大家永远保持探索与成长的初心！🥳
（活动截止时间：2026 年6月7日中午 12:00）
↓设置星标，精彩不错过↓
![]()
![]()
本文仅作行业信息分享、技术交流，不涉及任何涉密内容欢迎关注本公众号，获取更多半导体设备、工艺、产业动态
五度妙笔
API商城
数据库
