Evatec,TGV 金属化工艺 !
发布时间:2026-06-06来源:半导体盒
来源:Evatec、Fraunhofer IZM。上一期分享了 EVG 的 IR LayerRelease™ 技术,可以依托硅基底实现纳米级精度薄膜层转移,在先进封装制程中可摒弃玻璃基板,实现超薄薄膜三维堆叠工艺。本期分享由 Fraunhofer IZM 的 Kevin Kroehnert、Markus Woehrmann 撰文,内容对比成熟的硅通孔(TSV)技术,介绍玻璃通孔(TGV)技术优势,以及优化其制程需要考量的关键要素,特别是 Evatec 的 TGV 金属化工艺。在半导体行业中,硅通孔(TSV)技术已成熟应用于 2.5D 及 3D 封装,但硅材料自身物性限制了其在部分场景的落地。目前 TSV 仅量产应用于高端产品,例如高端图形处理器(GPU)、现场可编程门阵列(FPGA)配套的硅中介层。相较硅基中介层,玻璃中介层 + 玻璃通孔(TGV)正逐步成为 3D 封装的优选替代方案,核心源于玻璃材料优异的综合性能,能够解决下一代封装设计中的多项固有短板。玻璃在宽波段范围内具备高透光性、优良绝缘特性与耐化学腐蚀性能;介电常数、损耗因子数值低,十分适配射频(RF)场景使用。通过调整玻璃组分可定制材料性能,市面已有大量商用玻璃基材可选。玻璃热膨胀系数可与硅匹配,便于在玻璃中介层表面或内部集成有源器件。借助 TGV 垂直互连结构,既能实现器件气密性封装,又可完成内部电路的电气引出,实现封装内外信号互通。除此之外,对比硅基 TSV 制程,玻璃基材制备 TGV 在生产成本上同样具备优势。TGV 拥有多种成型制备工艺。玻璃厂商早已将预制通孔、金属化完成的 TGV 产品纳入产品线,如今 TGV 开孔可选工艺进一步丰富,主流技术包含:LIDE® 激光深度刻蚀、激光烧蚀、喷砂加工、紫外曝光、AGC 电火花加工、超声钻孔、Hermes 模塑成型。(注:本文所述样品金属化 TGV 通孔主要由 LPKF 依托 LIDE® 激光深度刻蚀工艺制备。)近六年间,玻璃原材料与设备供应商持续优化通孔加工工艺,大幅提升 TGV 深宽比指标,实现规模化量产可行性。LPKF 等企业已开通玻璃基板代工业务,完善玻璃中介层产业链配套。多样化的通孔成型工艺,叠加不同应用场景对通孔孔径、深宽比的差异化需求,给后续配套制程带来新挑战。弗劳恩霍夫 IZM 联合合作单位开发两套工艺路线:厚度 300μm 以下超薄玻璃基板采用临时载片工艺;厚规格基板采用高性价比无载片工艺。整套工艺依托原有硅通孔(TSV)、重布线层(RDL)晶圆产线搭建,便于后续无缝落地量产。IZM 已完成规格跨度极大的玻璃通孔金属化验证:玻璃中介层厚度 40μm~470μm,通孔直径 10μm~1mm。图 1 汇总了多款经 IZM 金属化处理的 TGV 样品。图 1:通孔形貌(顺时针排布):LIDE 工艺制备,孔深 40μm、孔径 30μm;孔深 100μm、孔径 20μm;孔深 300μm、孔径 50μm;孔深 470μm、孔径 80μm。玻璃中介层金属化依托 Evatec CLUSTERLINE® 200 全自动设备完成。该单片式量产设备适配 150mm/200mm 晶圆,设备配置含 2 组可装载 25 片晶圆(6 英寸 / 8 英寸)的真空锁仓、双臂机械手传输模组、晶圆预对位台;针对 TSV/TGV 工艺额外搭载 ICP 溅射预处理腔体,以及两套大功率脉冲磁控溅射(HIPIMS)腔体,分别用于钛阻挡层、铜种子层镀膜,整机集成除气与冷却单元(图 2)。图 2:Evatec CLUSTERLINE® 200 II 设备整机示意图。CLUSTERLINE® 200 搭配 HIPIMS 模块可实现高深宽比 TGV 与异形结构的金属化加工,可处理带通孔 / 盲孔的各类玻璃晶圆(盲孔结构沿用 TSV 中介层设计),适配不同开孔工艺带来的异形通孔。玻璃晶圆物性和硅差异显著,原硅中介层溅射工艺需针对性改良,关键区别如表 1 所示。玻璃通孔内需沉积附着力良好、厚度充足的阻挡层与种子层,保障后续电镀作业。 | |
|---|
| |
| 开孔工艺决定孔型,与 BOSCH 干法刻蚀制备的硅通孔形貌不一致 |
| |
两套专用 HIPIMS 物理气相沉积(PVD)腔体分工作业:一腔镀钛粘接层,一腔镀铜种子层。HIPIMS 为脉冲直流溅射工艺,采用窄占空比、高峰值数百安培脉冲电源,可生成高密度等离子体;在晶圆基板施加射频偏压后,电离金属粒子以窄角度定向轰击基材,在通孔内壁与晶圆表面形成连续致密薄膜(图 3)。图 3:Evatec HIPIMS 工艺原理示意图。受玻璃低导热系数制约,溅射产热无法快速经冷却吸盘导出,因此需要延长镀膜工序间隔冷却时间,拉长整体制程时长;针对多变的孔径与孔型,还需提升镀膜用料。对于全贯通型 TGV,可采用晶圆双面溅射方案优化镀层均匀性。溅射完成后开展电镀,根据产品用途与通孔结构,可实现三种铜填充形态:通孔内壁衬层电镀、气密密封电镀、通孔全铜填实。图 4 展示两种 TGV 样品:上样 470μm 厚中介层、80μm 孔径通孔,仅内壁镀铜衬层;下同规格通孔,顶面额外制备铜堵头,满足气密封装需求。电镀后晶圆表面会形成大面积多余厚铜(溢铜层 overburden),依次通过湿法刻蚀 + 化学机械研磨(CMP)去除,最终在晶圆正反两面露出通孔边缘铜环。图 5 为 CMP 后成品:通孔边缘裸露一圈铜环,便于后续与重布线层互连;上侧孔径 80μm,下侧孔径 300μm。TGV 端面露出后,可根据产品需求从晶圆正反面继续加工。TGV 电气性能与可靠性测试包含多类表征方案:采用菊花链*结构做可靠性循环测试(Daisy Chain Test)、开尔文(Kelvin)结构做直流参数测试、专用结构完成射频 RF 性能测试(图 6)。菊花链可靠性与封装成品测试数据表明:经过超 1000 次 - 55℃~+125℃温循试验,TGV 电气性能无劣变。图 6:玻璃中介层上用于电性表征与可靠性验证的开尔文、菊花链测试结构。*菊花链测试是先进封装(TGV/TSV/2.5D 中介层)最主流的互连可靠性验证手段:把成百上千个TGV 通孔、电镀铜柱、焊盘、RDL 重布线首尾串联,做成一条连续闭合的串联导电回路,外形像菊花花瓣依次串联,因此得名。德国联邦教育与研究部(BMBF)资助的 GLARA 项目是 TGV 典型落地项目。项目目标:为 Endress and Hauser 旗下 160GHz 雷达专用集成电路(ASIC)研发气密玻璃封装,用于料位测距传感器。该 ASIC 原方案依靠引线键合安装于微波印制电路板(PCB);采用玻璃气密封装后,省去键合引线、缩短互连线路,降低寄生损耗与封装成本,同时实现芯片密闭防护。封装由上下两片玻璃中介层构成,依托玻璃优异射频性能替代硅基方案:下层基板厚 470μm,内部开槽容纳 ASIC 芯片,底面植球用于 PCB 贴片;上层基板厚 100μm,搭载芯片并连通天线与焊盘。全流程在 200mm 规格 B33 玻璃晶圆上完成晶圆级封装;下层中介层 LIDE 工艺制备 TGV 孔径 80μm,上层中介层 TGV 孔径 20μm。项目合作方:Endress & Hauser、Pactech Gmbh、LPKF AG、乌尔姆大学(University Ulm)、Sentronics Metrology GmbH、MSG Lithoglas GmbH。
↓设置星标,精彩不错过↓

![]()

本文仅作行业信息分享、技术交流,不涉及任何涉密内容欢迎关注本公众号,获取更多半导体设备、工艺、产业动态
转载说明:本文系转载内容,版权归原作者及原出处所有。转载目的在于传递更多行业信息,文章观点仅代表原作者本人,与本平台立场无关。若涉及作品版权问题,请原作者或相关权利人及时与本平台联系,我们将在第一时间核实后移除相关内容。