Applied Materials，450 nm 间距混合键合技术！

发布时间：2026-06-08来源：半导体盒

来源：2026 IEEE Electronic Components and Technology Conference (ECTC)。

2026 年国际电子元件与技术会议于奥兰多举办，展会展示了面向人工智能芯片的突破性封装技术。Applied Materials 在间距 450 nm 的条件下，完成 2000 万个 Cu-Cu 混合键合，良率达到 98%。本技术合作单位有 EVG，EVG 同时还宣布其与 imec 实现了 200 nm 超短间距混合键合。

暂未找到论文的全部内容，后续找到会进行补充，以下内容来自 ECTC 的 Tipsheet：

高性能计算和人工智能加速器对更高带宽、更低延迟以及更高能效的需求日益增长，正推动三维封装技术加速演进。晶圆对晶圆混合键合已成为下一代存储器架构的关键使能技术，尤其是那些采用 CMOS 键合到阵列（CMOS-bonded-to-array, CBA）设计的架构。实现这些架构要求混合键合技术具备以下能力：低于 0.5 微米的键合间距可扩展性；在包含多达 2000 万个连接点的大型通孔链上实现高于 90% 的良率；以及在键合界面处实现超低漏电。

左图：单通孔链的中位单链路电阻为 1.5Ω，良率达 98%。右图：在全部 2000 万个链路数据集上，双通孔链实现了 100% 良率，充分证明了该技术在大规模应用下的性能表现和统计鲁棒性。

在本论文中，Applied Materials 将展示行业内首次成功实现的 450 纳米间距铜 - 铜混合键合技术，该技术在 2000 万个通孔连接点上达到了 98% 的良率。这一里程碑式的成果解决了一个关键挑战 —— 由于百万分之一级别的开路缺陷会显著降低晶圆级良率，研究人员使用电子束吸收电流（Electron Beam Absorbed Current, EBAC）分析来识别这些开路缺陷。透射电子显微镜 - 电子能量损失谱（TEM-EELS）分析显示，在铜 - 铜键合界面处存在一层薄薄的富碳层，这与上下焊盘上存在的大尺寸 (111) 晶向铜晶粒同时出现。本论文将详细介绍关键的工艺优化措施 —— 涵盖金属化、化学机械抛光（chemical mechanical polishing, CMP）、等离子体处理以及键合后退火 —— 这些优化实现了对键合界面处晶粒尺寸和晶体取向的精确调控，从而有效消除了缺陷。这些见解为将混合键合间距进一步缩小至 300 纳米以下奠定了基础。（论文 18.4，《面向超高密度三维集成的 450 纳米间距铜 - 铜混合键合首次演示：在 2000 万个互连点上实现 98% 良率》，Y. Trickett 等人，Applied Materials）

获取 ECTC Tipsheets 可访问会议官网或私信后台回复关键词：ECTC。

以下是 Applied Materials 往期内容：