Sony 与 imec 发布高密度背面互连模块，TSV 工艺小于 100 nm ！

发布时间：2026-06-22来源：半导体盒

来源：imec。

Sony 与 imec 发布高密度背面互连模块，支持低阻低漏电三维芯片集成，这种新的集成方法实现了小于 100 nm 的自对准硅通孔连接，能够形成低电阻、低漏电且具有良好套刻性能的正面到背面连接。

在 2026 IEEE/JSAP 会议上，imec 与 Sony 联合展示了一种用于高密度背面互连的新型集成模块。高密度背面互连是三维堆叠和背面功能化技术的关键组成部分。该模块围绕一个自对准局部背面介电隔离步骤构建，可形成低电阻、低漏电且高密度的正面到背面穿硅通孔；与传统穿硅通孔方法相比，其套刻窗口扩大了 3 倍。这种局部背面介电隔离穿硅通孔方法是一种集成方法，将支持面向多种使用场景的新型三维集成方案，包括逻辑器件和存储器件。

背面功能化和三维堆叠是下一代半导体器件的关键使能技术。它们需要高密度背面互连，以确保细粒度有源正面与结构密度较低的晶圆背面之间实现连接。制造背面互连的一种有吸引力的方法是中段通孔穿硅通孔工艺。尽管这种方法能够实现高密度正面到背面连接，但穿硅通孔通常具有较高深宽比，这在金属化和电学性能方面都会带来挑战。

Sony 与 imec 现在联合展示了一种用于集成背面穿硅通孔的替代模块，称为局部背面介电隔离。该模块的核心是一种自对准隔离结构，它在穿硅通孔与晶圆正面有源部分的重叠区域局部形成（另见图 1）。与传统中段通孔穿硅通孔工艺相比，这种新的背面连接方法具有显著优势。

图 1 – 传统中段通孔方法（左）与局部背面介电隔离穿硅通孔方法（右）的示意比较，假设单元高度为 115 nm，体硅厚度为 500 nm。

imec 研究员、三维系统集成项目总监 Zsolt Tokei 表示：“从晶圆正面已经存在的高密度窄通孔连接，也就是中段互连通孔出发，我们的模块首次允许在有源正面和晶圆背面之间过渡到宽得多的穿硅通孔连接。与中段通孔穿硅通孔方法相比，局部背面介电隔离穿硅通孔的底部和顶部关键尺寸大 50%，从而简化了穿硅通孔金属化工艺，并将其电阻改善了 3 倍。该工艺还将穿硅通孔与狭窄中段互连通孔之间的错位容差扩大到最高 30 nm，这一点已在 115 nm 单元高度的标准单元配置中得到验证。此外，在这一改进的套刻窗口内，根据漏电流测量结果，自对准结构与周围硅衬底之间具有非常好的隔离效果。”

图 2 – 穿硅通孔/中段互连通孔结构链式电阻的套刻依赖性，显示 30 nm 套刻窗口。黑色实线表示仿真结果；虚线表示 ±5% 关键尺寸。

该工艺流程从传统前段工艺、中段互连工艺和后段互连工艺开始，随后进行晶圆键合和硅减薄。在穿硅通孔与有源区域重叠位置形成局部背面介电隔离，包括共形介电材料沉积和各向同性刻蚀，之后进行穿硅通孔金属化。Zsolt Tokei 补充说：“局部背面介电隔离模块将支持面向多种使用场景的新型三维集成方案，包括先进逻辑和存储应用。此外，与依赖去除剩余体硅的背面集成方案不同，我们的模块允许穿硅通孔穿过厚度最高 500 nm 的体硅进行连接。这对于动态随机存取存储器等应用具有意义，因为这类应用会利用晶圆背面剩余的相对较厚硅层。”

Sony 高级经理、该工作的主要作者 Takushi Shigetoshi 补充说：“三维集成在广泛的半导体应用中正变得越来越重要，开发多种可根据目标应用进行选择的背面连接方案具有重要意义。”