Samsung Foundry | 有哪些新的先进封装技术？

发布时间：2026-07-03来源：半导体盒

来源：Samsung Foundry。

文章解析先进封装如何推动系统级协同优化，成为人工智能时代芯片性能提升核心路径。同时还介绍了三星代工 (Samsung Foundry) 面向可扩展集成的先进封装解决方案。

先进封装与系统级半导体创新转向

每一个计算时代，都由使其成为可能的基础设施来定义。数十年来，半导体进步主要由晶体管缩放驱动，更小的工艺节点持续带来可预期的性能、能效和成本改善。

在人工智能时代，这一模式正在演变。性能不再由单一芯片决定，而是由多种技术如何作为一个完整系统协同工作来决定。

随着人工智能和高性能计算工作负载持续扩展，数据移动已成为系统的主要瓶颈。训练与推理平台需要更高的存储带宽，而不断上升的功率密度和散热约束，也正在对系统架构施加额外压力。

这些挑战正在加速向异构集成转变，也就是把专用芯片整合进同一个封装中，以优化整体系统性能。

因此，先进封装早已超越其作为后段组装步骤的传统角色。它已经演变为塑造下一代计算系统设计与优化方式的关键架构层。

为什么先进封装与系统协同优化如此重要

先进封装重要性的不断上升，反映出半导体性能扩展方式正在发生结构性变化。人工智能基础设施、高性能计算平台、汽车计算平台以及先进消费类设备，正越来越多地需要：

更高的存储带宽和更低的延迟
更高效且更稳定的供电
更优的热管理
面向大型复杂设计的更好良率经济性

单片式缩放已经无法再以具备成本效益的方式满足这些需求。随着芯片尺寸增大，缺陷风险会上升，热管理变得更加困难，设计灵活性也可能受到限制。异构集成提供了一种切实可行的替代路径，即把系统拆分为多个经过优化的裸片，并在统一封装中将它们连接起来。

通过缩短互连距离，并让计算与存储彼此更接近，先进封装能够显著提升带宽利用率、能效和可扩展性，同时缓解超大芯片带来的良率风险。因此，封装决策正越来越多地从芯片设计的最早阶段开始影响系统架构。

这一转变正在推动一种新的设计范式：围绕逻辑工艺技术、存储创新和封装架构展开系统级协同优化。

这种协同优化的一个新兴案例，是高带宽存储器基底裸片。它充当堆叠存储裸片与计算器件之间的接口。随着人工智能工作负载对更高存储带宽的需求持续上升，计算与存储之间的输入输出通道数量也在不断增加，这会提高存储子系统中输入输出部分的功耗。

为应对这一问题，下一代高带宽存储器架构正越来越多地在基底裸片上采用先进逻辑节点，以在实现更高数据吞吐量的同时提升能效。随着输入输出密度持续扩展，优化基底裸片正成为提升整体系统效率的重要抓手。

通过把先进逻辑制造、高带宽存储器和先进封装平台结合起来，系统设计者能够在提升能效的同时提供更高带宽，而这些能力对下一代人工智能与高性能计算系统至关重要。

三星代工将先进逻辑、存储和封装整合进统一开发框架之中，从而实现更紧密的系统级协同优化，并把硅层面的创新转化为真实世界的计算性能。

三星代工面向可扩展集成的先进封装解决方案

为了支撑系统级创新的新阶段，先进封装平台必须提供灵活的集成选项，使系统架构师能够针对不同工作负载优化性能、带宽、能效和成本。

三星代工的先进封装技术，正是围绕这些需求而设计，提供了一整套同时支持水平集成和垂直集成的解决方案。这些平台共同支撑了广泛的异构架构，并针对下一代人工智能、高性能计算以及新兴应用进行了优化。

2.xD Cube Packaging：水平异构扩展

三星代工的 2.xD Cube Packaging，正式名称为 2.xD Cube，可在单一封装中实现多芯片异构集成，提升带宽、降低延迟、增强能效，同时支持灵活的 chiplet 系统设计。

借助三星的 Through-Silicon Via 和 Backend-of-the-Line 互连技术，这一平台可在单一封装内让逻辑芯片与高带宽存储器彼此更接近。这种方式有助于应对现代计算系统在性能、功耗和散热方面的需求。

三星代工的 2.xD Cube Packaging 变体包括：

2.5D Cube–S：面向需要先进性能与存储集成的人工智能和高性能计算系统而设计的高带宽硅中介层架构。

2.3D Cube–E：基于嵌入式硅桥的架构，可实现高性能 chiplet 集成，并提升可扩展性。

2.3D Cube–R：基于重布线层的中介层解决方案，提供设计灵活性，以及更低成本的异构集成路径。

3D Packaging：垂直集成

三星代工的 3D Packaging 技术，原名 X-Cube，通过垂直集成提升系统性能。它通过堆叠组件，大幅缩短互连路径，并以更低寄生效应实现超高互连密度。

这种方式能够减少片上占地面积，同时提升带宽和能效。通过支持裸片垂直堆叠，3D Packaging 在实现可扩展系统集成的同时，也降低了超大单片裸片所带来的良率风险。Hybrid Copper Bonding 的进展，则进一步提升了互连密度，同时增强了热性能和长期可靠性。

三星代工的 3D Packaging 变体包括：

3D Cube–T：采用 Chip-on-Wafer 堆叠技术，并结合 Thermo Compression Bonding，可实现高密度集成和可扩展系统性能。

3D Cube–H：采用 Hybrid Copper Bonding 的下一代键合方案，可提供更细的互连间距、更优的版图灵活性和更强的电学性能。

展望未来

随着人工智能基础设施、高性能计算、汽车智能和边缘系统持续演进，先进封装将在定义半导体性能方面发挥越来越核心的作用。

随着行业迈向愈加复杂的多裸片系统，系统级协同优化将成为关键差异化能力。

通过先进异构集成和系统级协同优化，三星代工正在帮助客户设计更强大、更高效、更具可扩展性的计算平台，把硅创新转化为真实世界影响力。

半导体进步的下一个时代，将不再仅仅由缩放来定义，而将由整个系统如何以更智能方式协同构成来定义。

END

往期推荐

REVIEW

你必须知道的先进封装中最核心的五项技术！

小小先进封装，拿下！

Applied Materials | 如何布局先进封装？

↓设置星标，精彩不错过↓

↓扫一扫，总一款适合你↓

本文仅作行业信息分享、技术交流，不涉及任何涉密内容

欢迎关注本公众号，获取更多半导体设备、工艺、产业动态

如有疏漏、内容建议，欢迎留言交流

点分享

点收藏

点在看

点点赞

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。