不靠转移，二维材料能否直接做进 CFET？

发布时间：2026-07-19来源：半导体盒

本文主要介绍了 TEL 与日本产业技术综合研究所团队提出一种基于金属氧化物后退火的方法，在硅基底上直接合成多堆叠 MoS₂/WSe₂ 沟道，并形成掺杂厚层 MoS₂ 源漏，为TMD CFET工艺集成提供了新的思路。

先进逻辑器件的演进，已经不只是把晶体管继续做小。随着 FinFET、GAA 纳米片等结构逐步走向更高集成度，行业开始向垂直方向寻找空间，CFET 因此受到关注。CFET 可以理解为一种垂直堆叠的互补场效应晶体管架构，它将 n 型和 p 型沟道上下叠放，希望在有限芯片面积内获得更高驱动能力。

问题在于，当沟道越来越薄、堆叠层数越来越多，传统硅纳米片也面临挑战：Si/SiGe 外延堆叠存在工艺约束，极薄沟道中的厚度波动还可能导致迁移率退化。迁移率可简单理解为载流子在材料中移动的容易程度，迁移率下降，器件导通能力通常会受到影响。

在这一背景下，TMD 二维半导体进入了先进器件研究视野。TMD 即过渡金属二硫族化合物，典型材料包括 MoS₂、WSe₂ 等。它们具有原子级厚度，在极薄沟道下具备较好的静电控制特性，因此被视为未来晶体管沟道候选材料之一。但“材料很薄”并不等于“容易做进芯片”。

现有多堆叠 TMD 结构路线主要包括：将 TMD 转移到牺牲层上、在牺牲层上直接生长 TMD，或通过 ALD 在预先形成的沟道间隙中沉积 TMD。这些方法仍面临可扩展低缺陷转移、厚度精确控制、高质量薄膜合成等问题。同时，TMD 与源漏之间的接触电阻也非常关键，因为金属/半导体界面可能形成肖特基势垒，影响载流子注入。

TEL 与日本产业技术综合研究所团队的这项工作，正是围绕这些集成难点展开。

研究团队提出了一种基于金属氧化物后退火的工艺：先在硅基底上制备 MoOx/SiOx 或 WOx/SiOx 堆叠结构，再通过含硫或含硒环境中的退火，把金属氧化物转化为 TMD 材料。其中，MoOx 用于合成 MoS₂，WOx 用于合成 WSe₂，SiOx则可作为牺牲层，后续通过选择性刻蚀释放沟道。论文提到，该方法可通过 PVD、CVD 或 ALD 实施，实验中采用 PVD 制备堆叠结构和含金属掺杂的 MoOx 源漏前驱层，并通过电子束光刻和干法刻蚀形成fin结构。

具体工艺上，MoS₂ 可以通过两种方式合成：一种是在 H₂S 环境中一步退火；另一种是在 H₂S 与 Ar 中连续两步退火，且中间不破真空。实验条件为 300–1100°C、0.5–100 kPa。WSe₂ 则通过 WOx 在二乙基二硒醚环境中后退火合成。通俗地说，这条路线不是先制备二维材料再搬运到目标结构上，而是先用相对成熟的薄膜沉积和图形化工艺搭好氧化物“骨架”，再通过退火把它原位转换成二维半导体。这也是它相较于转移路线值得关注的地方。

论文首先比较了 Mo 和 MoOx 两种初始层。结果显示，Mo 薄膜经过 H₂S-Ar 退火后，形成的 MoS₂ 呈随机取向；而 MoOx 薄膜在相同处理后，可以得到高度取向的MoS₂。研究认为，这与 MoOx 在 H₂S-Ar 退火过程中体积变化较小有关，有利于形成排列更好的 MoS₂ 晶体。Raman 光谱进一步显示，H₂S 退火在 300°C 以上可以促使 MoOx 转化为 MoS₂，但单独 H₂S 退火得到的 MoS₂ 结晶质量较低；后续Ar 退火则是改善结晶质量的关键步骤，并确认形成 2H-MoS₂ 相。2H-MoS₂ 是MoS₂ 的一种常见半导体晶相，晶相和结晶质量都会影响后续器件表现。

厚度控制是这项工艺的另一项重点。研究团队通过调整 MoOx 薄膜厚度，将 MoS₂层数控制在单层到约 25 层范围内。这个范围具有实际意义：沟道区域通常需要单层到少层 TMD，以获得较好的栅控能力；源漏区域则可能需要更厚材料，以降低电阻。团队还在4英寸晶圆上合成了单层和双层 MoS₂，并用双层 MoS₂ 制备背栅FET来评估薄膜质量。经过工艺优化后，迁移率达到 12 cm²/Vs，论文称这是通过MoOx 后退火法在 SiO₂ 上直接合成 MoS₂ 所报道的最高迁移率；相关器件还展示了超过 10⁶ 的开关比。需要注意的是，这些数据来自特定背栅测试结构，不能直接等同于完整 CFET 器件性能。

在多堆叠结构方面，团队展示了 MoS₂/SiOx 堆叠 fin 的形成过程。EDX 结果显示，硫化从 fin 边缘开始，并逐渐向中心推进。研究最终实现了 4 对 MoS₂/SiOx 堆叠结构的完全硫化，并进一步展示最高 10 对 MoS₂/SiOx 多堆叠 fin 结构。这说明该方法不仅适用于平面薄膜，也可以用于图形化三维堆叠结构。与此同时，团队还将方法扩展到 WSe₂ 体系，通过 WOx/SiOx 堆叠在含硒环境中退火，制备出WSe₂/SiOx堆叠结构，并通过 Raman 光谱确认形成晶体 WSe₂。这表明该金属氧化物后退火思路具有一定材料扩展性。

除了沟道，论文还重点讨论了源漏。对于 TMD 晶体管来说，接触电阻是绕不开的问题。研究团队通过在 MoOx 中预先引入金属元素，再进行后退火，形成掺杂厚层MoS₂源漏材料，目标是形成高掺杂 MoS₂/金属界面，从而减小肖特基势垒影响。实验考察了 A–E 多种掺杂元素，但论文未披露具体元素名称，相关信息需核实。结果显示，不同掺杂元素对晶体取向和掺杂均匀性影响很大：MoS₂:A 样品表现出高度取向和均匀掺杂分布；MoS₂:B 和 MoS₂:C 取向较差；MoS₂:D 则出现膜内掺杂分布不均。电阻测试显示，随着掺杂A浓度增加，电阻率持续降低，并且 MoS₂:A 在掺杂浓度达到 2.8 at% 时仍能保持晶体质量。

综合来看，这项工作的价值不在于给出一个完整量产方案，而在于把 TMD CFET 所需的几个关键组件放进同一工艺框架中：多堆叠MoS₂沟道、多堆叠WSe₂沟道，以及适用于GAA源漏的掺杂厚层MoS₂。它尝试绕开二维材料转移带来的缺陷和扩展性问题，同时兼顾厚度控制、三维堆叠和源漏低电阻需求。不过，这项研究仍不宜过度解读。论文展示的是关键结构和材料工艺，并不等于已经实现完整TMD CFET器件；后续仍需要解决牺牲层释放、栅堆叠、源漏接触、热预算、图形化一致性和良率等工程问题。12 cm²/Vs迁移率也来自特定测试结构，不能直接外推为所有 TMD 器件表现。

从半导体工艺角度看，这篇论文提供了一条值得关注的路线：以 MoOx、WOx 等金属氧化物为前驱体，通过后退火在硅基底上直接合成MoS₂/WSe₂多堆叠沟道，并同步探索掺杂厚层 MoS₂ 源漏。二维半导体要进入先进逻辑器件，关键不只是材料本身足够薄，而是能否被稳定、可控地集成进复杂晶体管结构。

获取报告内容可私信后台回复：TMDCFET。半导体盒

你认为TMD材料进入CFET，最大的瓶颈会是薄膜质量、接触电阻，还是整体工艺集成？欢迎留言交流。