混合键合，为什么都要搞？

发布时间：2026-08-26来源：半导体盒

来源：sk hynix。

本文解析了混合键合如何突破传统凸点连接局限，成为高带宽存储器与三维集成的基础技术。

人工智能不会等待。各行各业的基础正在被重新塑造。这不是某一个行业的故事，而是制造、金融、医疗和数据中心等整个产业秩序正在围绕人工智能重建，而且这一切正在发生。理解人工智能已不再是竞争优势，而是必须看透它。因此，我们的新闻室正把人工智能，以及支撑它的半导体，放到显微镜下观察。

在这篇【技术说明】中，Inha University Manufacturing Innovation School 的 Seunghwan Joo 教授将讨论混合键合。

由于芯片缩放带来的性能提升空间正在收窄，芯片堆叠和连接方式已成为决定系统功耗、速度和热结构的关键因素。尤其是用于人工智能智能手机和人工智能服务器的半导体，需要高带宽，这使得人们迫切需要新的键合技术，来替代三维堆叠结构中现有的凸点方法，因为为了提升性能，芯片之间的距离必须缩短到极短。

在这一变化的中心，正是 Hybrid Bonding。这项技术正在成为定义下一代存储器、HBM、NAND、三维堆叠 DRAM 和人工智能加速器性能与结构的未来关键技术。

凸点：一种用于电连接各芯片、在垂直堆叠芯片和电路时起桥接作用的材料。

混合键合：一种在堆叠芯片时不使用凸点、而是直接连接芯片的技术。它能够减小整体芯片厚度，支持更高层数堆叠，被认为是 16 层及以上 HBM 产品所必需的技术。

HBM（高带宽存储器）：一种高价值、高性能存储产品，通过垂直互连多颗 DRAM 芯片，与传统 DRAM 相比可大幅提升数据处理速度。HBM 共有六代，即原始 HBM、HBM2、HBM2E、HBM3、HBM3E 和 HBM4。

无凸点芯片连接带来高效率与高带宽，尤其在 HBM 中备受关注

混合键合是一种下一代芯片连接技术，可同时键合介电层和金属层（铜）。之所以称为“混合”，正是因为它结合了这两种键合机制。它的特征是不再使用传统凸点，而是直接实现铜对铜连接来互联芯片。这项技术通过缩小芯片间距，提高连接密度，从而增强性能，并改善信号时延和散热能力。

图：焊料凸点、微凸点与混合键合之间的间距差异

如图所示，焊料凸点的间距约为 100 微米，微凸点约为 20 微米。相比之下，铜对铜混合键合可将间距缩小到 1 微米以下。随着间距减小，芯片间距离缩短，连接路径更加密集，这对于需要高带宽的结构具有显著优势。

介电层：晶圆表面上的绝缘材料。介电层占据晶圆上大部分不需要电连接的区域。在混合键合中，这些介电表面彼此键合，将两片晶圆牢固封装在一起。

金属（铜）：穿过介电层并以暴露形式存在，铜作为超高密度互连输入输出，负责在芯片之间传输电信号和电力。

混合键合最早于 2010 年实现商业化，当时被应用于 Sony 开发的彩色摄像头传感器，并用于 Apple iPhone 4。2019 年，YMTC 将混合键合用于闪存制造，随后 Kioxia 于 2023 年推出了采用该技术的产品。SK hynix 据称也正在开发采用混合键合、层数超过 400 层的 NAND 产品，计划于 2027 年量产。在逻辑领域，AMD 已经将该技术引入其 3D V-Cache 中央处理器产品线。因此，混合键合已经广泛应用于逻辑、传感器和移动终端等多个领域，并预计很快会被用于 HBM。

图：两种主要的混合键合方式

混合键合大致分为两类：Wafer-to-Wafer (W2W)，即将两片晶圆彼此键合；以及 Die-to-Wafer (D2W)，即将裸片与晶圆键合。W2W 生产效率高，整片晶圆一次性键合，因此特别适合超细间距应用；但若存在缺陷芯片，可能会影响良率。另一方面，D2W 通过仅将已知良品裸片逐一键合到晶圆上，可实现高良率，并支持多种芯片的集成，但由于芯片需要逐个处理，生产速度较慢。

W2W 已经商业化，目前应用于 Sony 的摄像头图像传感器和闪存等产品；D2W 则以 AMD 的 3D V-Cache 为代表。对于 HBM 而言，采用的是 D2W 路线，并正向商业化推进。

裸片：在封装之前已在晶圆上形成独立图形的集成电路。在进行封装，或者描述其性能和功能时，也称为芯片。

HBM 领域之所以高度关注混合键合，是因为这项技术具备多重优势。概括来说，包括：连接密度提升；性能改善；功耗降低、热输出更低、散热效率更高；封装高度降低；支持三维封装。

首先，应用这项技术会缩小芯片之间的接触间距，即间距，从而显著增加连接密度，并支持更多数据输入输出通道。由于信号传输距离最短，信号时延和损耗被最小化，系统性能得到改善，功耗也随之下降。此外，取消凸点和底部填充材料后，芯片高度和热阻都会降低。这些变化为从 2.5D 架构——即在中介层上连接存储和逻辑芯片——迈向完全三维 HBM 封装奠定了基础。同时，借助不依赖穿硅通孔的芯片直接互连方式，也有可能形成一种全新的三维 HBM 封装形态。关于这一路径的研究目前仍在持续进行。

XPU：包括中央处理器、图形处理器、张量处理器和神经网络处理器等计算处理器。

底部填充材料：封装过程中用于填充芯片与基板之间细小间隙的材料。

中介层：一种中间基板，用于在单一封装中连接多颗芯片，例如中央处理器、图形处理器和存储器。

TSV（穿硅通孔）：一种在 DRAM 芯片中形成数千个微孔，并使用垂直接触电极连接上下芯片层的技术。

混合键合：正作为基础技术，沿着整个封装生态系统扩展，与 HBM 并行发展

与传统热压键合技术相比，混合键合带来的性能提升幅度大得多。速度提升约 11.9 倍，散热性能提升 100 倍以上，集成密度提升 15 倍。正因如此，混合键合正在被用于大多数高性能芯片封装制造。就像过去线键合被倒装芯片键合所取代一样，未来热压键合也预计会越来越多地被混合键合取代。

图：混合键合的应用

这些变化在人工智能领域尤为明显，因为这一领域对速度的要求更高。混合键合已经被应用于 Intel 的人工智能服务器中央处理器 Clearwater Forest、AMD 的 V-Cache 中央处理器和 MI300 图形处理器，以及 Apple 的 M5 芯片。近期，使用混合键合的共封装光学技术也已被用于人工智能数据中心的超高速通信网络交换机，Nvidia 和 Broadcom 的产品就是典型例子。这项技术不仅将应用于下一代 HBM，也将应用于 DDR6+、微型发光二极管显示器、背面供电网络以及高带宽闪存。因此，混合键合有望演化为一种基础技术，使前段工艺中的晶圆对晶圆连接能够贯穿整个封装领域。

热压键合：一种利用金属凸点在加热和加压条件下实现芯片与芯片，或芯片与基板键合的封装技术。根据方法不同，可分为 TC-NCF 和 MR-MUF 等类型。

线键合：一种通过细金线或铝线将半导体电极连接到引线框架上，从而把芯片连接到外部电路的方法。

倒装芯片：一种将半导体芯片的电路面翻转朝下，并通过焊料凸点直接附着到基板上的方法。

背面供电网络：一种将半导体芯片供电网络放置在芯片背面的技术。

高带宽闪存：一种通过堆叠多层 NAND 闪存芯片，显著提升速度和容量的下一代存储技术。

图：混合键合对输入输出密度和堆叠高度的影响

在各种应用领域中，HBM 最具前景。当前的热压键合工艺容易受到热膨胀系数差异引起的变形和应力影响，因此不适合约 7 微米或更小的间距。此外，当堆叠 16 到 20 层时，散热会成为另一大挑战，因为热量积累会加剧。

在基于热压键合的方案中，MR-MUF 方法优化了生产率和散热性能，但仍然存在局限。在这一工艺中，DRAM 裸片首先通过微凸点连接并堆叠，然后注入液态底部填充材料，一次性填满间隙并固化。相比之下，混合键合直接在 TSV 内实现铜对铜连接，不使用微凸点，因此不需要占据物理空间的底部填充材料。这不仅最大限度缩小了上下 DRAM 层之间的间距，也消除了微凸点带来的电阻，从而实现更快的信号传输和更高效的热管理。

从 HBM4 开始，输入输出通道数量预计将从 HBM3E 的 1,024 翻倍至 2,048，堆叠层数则预计增加到 16 到 20 层或更多。在这种条件下，传统热压键合使用环氧树脂作为层间底部填充，散热能力有限，已经变得不切实际；而混合键合可直接实现铜对铜连接，更适合这种需求。

此外，从 HBM4 开始，封装规范高度将从当前的 720 微米增加到 775 微米。尽管现有封装方案在 HBM4 阶段之前仍然可行，但从 HBM4E 开始，随着缩小 DRAM 间距和改善热管理变得越来越关键，结构限制很可能会出现。因此，下一代 HBM5 预计将转向混合键合等新的封装工艺。

混合键合推动人工智能发展——HBM 采用仍在“进行中”

采用混合键合的产品预计将在人工智能技术及更广泛的人工智能产业发展中发挥关键作用。

当前，人工智能领域需要三种能力：更高速度、更高集成密度和更小尺寸。降低能耗，以此实现这些能力，是关键，而混合键合正是实现这一目标的一项有前景的技术。正如前文所述，将混合键合应用于对高性能有要求的图形处理器产品，可使计算速度相比传统方法提升 11.9 倍。将其应用于 HBM 产品时，散热性能可提升 100 倍以上，集成密度提高 15 倍以上。在人工智能存储领域，包括 HBM 在内的应用，对这一技术的期待尤其强烈。

图：通向混合键合的发展路径

然而，掌握技术并不意味着它会立即被采用。HBM 采用的时间，预计会受到多种因素影响，包括比倒装芯片封装高出 2 到 3 倍的制造成本、工艺技术成熟度，以及设备开发进度。国内外供应商在设备能力方面也存在显著差距。海外厂商已经完成设备开发并开始投入生产应用，而国内开发仍在推进中。目前，本文作者所在的 Inha University 实验室正在与一家大型企业合作开展政府资助的联合项目。虽然当前设备精度约为 100 纳米，但研究团队计划未来开发出可实现 50 纳米和 25 纳米精度的设备，以支持 HBM 和逻辑器件应用。

图：HBM 采用的预测时间线

在这种情况下，存储行业很可能会在尽可能发挥热压键合技术作用的同时，逐步转向混合键合。目前，业界正在采用一种无助焊剂变体的热压键合，并且预计会进一步尝试通过基于热压键合的工艺直接实现铜对铜连接。当没有可行替代方案时，行业将转向混合键合。因此，达到技术极限必然会加速向混合键合的转变。在 HBM 领域，混合键合最有可能在 HBM4E 或 HBM5 中实现全面应用，而这两个阶段的堆叠高度预计将超过 20 层。

由于存在多种现实约束，混合键合在 HBM 中的采用时间仍然存在不确定性。然而可以明确的是，这项技术是推动人工智能发展、克服传统技术物理限制的最可行解决方案。因此，混合键合有望在整个半导体封装领域建立起主流平台，并最终成为未来半导体架构的新标准。