Lam 与 imec 扩大合作，加快干法光刻胶研发！

发布时间：2026-10-29来源：半导体盒

来源：Lam Research。

Lam 与 imec 拓展联合研发，聚焦三维集成制造和 Aether 干法光刻胶的高数值孔径光刻应用。

人工智能计算正推动先进封装和三维集成需求增长。
Lam 与 imec 扩大联合研发，加快相关技术的制造准备。
双方合作新增 Aether® 干法光刻胶在高数值孔径极紫外光刻中的应用研究。
合作将支持未来的人工智能逻辑芯片、存储器和异构集成技术。

训练和部署大型人工智能模型，需要前所未有的计算能力、内存带宽和能效。满足这些需求，已不再只是晶体管微缩的问题；芯片如何设计、互连、封装，以及如何作为完整系统制造，也变得越来越重要。

半导体行业正在寻找的答案，正逐渐呈现出三维形态。

Applied Materials 公布未来增长预期！（附完整报告）

三维集成、先进封装、下一代存储器架构和新型图形化技术，正在成为人工智能计算的关键支撑。它们相互配合，使芯片制造商能够突破传统微缩限制，提供人工智能时代所需的性能提升。在这一背景下，Lam 扩大了与先进半导体技术领域世界领先的研究与创新中心 imec 的长期战略合作，新增两个联合研发方向：推动先进三维集成技术发展，以及推进 Aether® 干法光刻胶在未来高数值孔径极紫外光刻中的应用。

人工智能正在重新定义半导体性能扩展方式

最先进的人工智能系统依赖逻辑芯片、存储器和互连技术的紧密集成。在这些组件之间高效传输数据，已经与提升单个晶体管的性能同样重要。

这一现实正在推动先进封装和芯粒架构的应用增长，使多个功能各异的芯片能够组合成一个系统。三维集成让芯片制造商能够提升性能、存储容量和带宽，同时改善能效。随着传统晶体管微缩越来越困难，先进封装已成为延续半导体性能提升的重要路径。

然而，要让这些架构实现大规模制造，还需要在材料、沉积、刻蚀、图形化和集成等多个环节持续创新。

这正是协同创新不可或缺的原因。

Lam 与 imec 推进三维集成制造准备

Lam 与 imec 正开展合作，以加快先进封装和下一代存储器所需的三维集成技术进入制造阶段。

3D 芯片时代，等离子刻蚀将走向何方？

此次合作整合了 Lam 在沉积和刻蚀方面的深厚能力，以及 imec 一流的集成基础设施，旨在加快有前景的创新从实验室走向大规模量产。合作聚焦于异构集成实现行业广泛应用之前必须解决的关键工艺挑战。联合研究领域包括厚介电层沉积、非对称应力补偿、晶圆边缘沉积和等离子体切割，同时也包括先进封装和未来存储器架构的工艺验证。

合作还延伸至未来的三维存储器技术，包括新型电荷俘获材料、精密多层沉积、高深宽比沟道刻蚀、深层存储器接触结构和低电阻互连。随着人工智能工作负载推动对更高存储密度和带宽的需求，这些创新正变得日益重要。

Aether 干法光刻胶助力下一代高数值孔径极紫外光刻图形化

先进封装和三维集成有助于提升系统能力，而人工智能的发展也依赖先进逻辑器件不断进步。

新春特辑 | EUV 光刻胶的干与湿之争

随着行业迈向埃米时代节点，需要采用高数值孔径极紫外光刻，以形成更小的特征尺寸并提高晶体管密度。不过，这类光刻技术也要求光刻胶、光罩设计、图形化、材料、沉积、刻蚀和器件集成等相关技术同步创新。

为应对这些挑战，Lam 与 imec 还将合作开展研发，推进 Lam 的 Aether 干法光刻胶平台的应用。双方将利用 imec 的高数值孔径极紫外光刻研究环境，重点提升分辨率、感光度、焦深，并控制随机缺陷。

双方还将探索利用 Aether 实现先进互连结构的图形化，包括在间距不断收紧的情况下进行钌直接金属刻蚀。这些创新旨在支持低电阻互连，并提升未来逻辑节点的电学性能。

重要的是，双方此前的联合研究已展示了 Aether 的潜力：研究通过单次曝光高数值孔径极紫外光刻，实现了亚 20 nm 钌直接金属刻蚀互连结构的图形化。在 20 nm 间距下，对易受桥连缺陷影响的叉形结构，整片晶圆的电学良率达到 100%；对易受断路缺陷影响的曲折结构，良率超过 90%。研究指出，Aether 图形化可能有助于减少多重图形化的复杂度，并改善制造可行性。