3.3微秒，量子纠错必须追上的反馈速度

增加一个量子比特，可能会让路线图上的数字更好看，而缩短一微秒延迟，却可能决定一次纠错能否赶在错误扩散之前完成。

过去很长一段时间，量子计算的扩展主要由量子比特数量定义。但当行业从概念验证走向大规模、可纠错的系统，真正的瓶颈开始从单个量子处理器内部，转移到量子芯片、控制电子设备、经典加速器与软件栈之间。

量子比特可以继续增加，经典数据也会随之涌来。如果测量结果无法被及时传输、解码并反馈，再多的量子比特也难以组成一台稳定运行的计算机。

3.3微秒，由此成为一个值得关注的数字。它衡量的是一次完整量子—经典反馈闭环所需的时间：控制系统读取量子比特状态，将信息发送至GPU等经典计算资源，完成处理后再把结果返回控制器，并据此执行下一步量子操作。

量子纠错、大规模校准与实时反馈，都被压缩在这条链路之中。系统规模越大，延迟就越不只是性能指标，而越接近决定架构能否成立的基础条件。

这期内容，AZo Quantum与Quantum Machines联合创始人兼首席技术官Yonatan Cohen展开对话，从3.3微秒量子-经典反馈延迟、可扩展量子纠错和持续校准，聊到开放控制架构、全栈集成、量子与HPC的融合，以及Majorana量子比特的长期潜力。

当量子计算从“证明它能够运行”转向“让它可靠且有价值地运行”，行业衡量规模的方式也正在改变：量子比特数量仍然重要，但决定这些量子比特能否成为一台真正计算机的，或许是整套系统响应得有多快。

扩展的不只是量子比特，控制系统也必须同步扩展

记者：请您介绍一下自己以及您在Quantum Machines的职责？

Yonatan Cohen：我是Yonatan Cohen，Quantum Machines的首席技术官兼创始人之一。我的专业背景是物理学，在以色列魏茨曼科学研究所完成了博士学位，主要研究量子电子器件和拓扑量子态物质的探索。

我和我的联合创始人（他们当时也在攻读博士学位）于2018年创立了Quantum Machines。如今，我们致力于开发量子计算机的控制和编排系统。每个量子处理器都需要一个经典系统来驱动、协调和执行量子运算，同时将处理器连接到更广泛的计算基础设施。

我们的职责是提供这个控制层。我们支持所有主流的量子比特模式，帮助整个行业的客户构建和扩展他们的量子计算机，并加速实现日益宏伟的路线图。

记者：您如何描述Quantum Machines在当今量子生态系统中的角色？随着行业发展超越量子比特数量，您对真正需要扩展的方面的看法发生了怎样的演变？

Yonatan Cohen：我们的角色本质上是赋能。我们并不自行构建量子计算机。相反，我们横向协作，为整个生态系统提供技术支持，使众多不同的公司和研究团队能够构建量子计算机。

可扩展性是其中一个重要方面。控制系统本身必须能够从数百个量子比特扩展到数千个、数万个，最终甚至远超这个数字。在许多架构中，扩展控制基础设施与扩展量子处理器同等重要。

我们也十分重视灵活性和用户体验。我们的客户群主要由构建下一代量子系统的研发团队组成，我们的目标是帮助他们更快地迭代并加速开发周期。

第三个方面，也是日益重要的方面，是将量子系统与高性能计算（HPC）和数据中心基础设施连接起来。随着量子计算的成熟，量子处理器显然无法独立运行。它们必须通过低延迟链路和合适的软件工具，与传统加速器和大型计算环境无缝通信。这种集成正成为扩展的关键所在。

来源：Quantum Machines

3.3微秒：量子纠错必须追上的反馈速度

记者：3.3微秒延迟基准在实践中代表什么？它为何对可扩展的量子纠错如此重要？

Yonatan Cohen：3.3微秒基准衡量的是完成整个量子-经典反馈回路所需的时间。

该回路始于控制系统测量量子比特的状态。然后，该信息被发送到经典计算加速器（例如GPU），由其执行必要的处理并返回结果。控制系统随后使用该结果来确定接下来应该执行哪个量子操作。

实际上，该基准代表了量子处理器与其支持的经典计算资源之间交互的速度。

在讨论量子纠错、大规模校准以及最终的实际应用时，这一点至关重要。随着系统规模的扩大，快速处理信息和响应的能力不再仅仅是性能优化，而成为一项基本要求。

记者：微秒级延迟如何改变纠错码、反馈机制和控制策略的可能性？

Yonatan Cohen：大规模实现量子纠错时，必须将海量的测量数据从量子处理器持续传输到经典计算资源。这些资源执行错误解码，确定发生的错误，并将指令发送回控制器，以便应用纠正措施。

为了使之切实可行，需要同时具备高带宽和极低延迟。

具体要求因量子比特模式而异。速度更快的量子比特通常需要更快的反馈。对于某些模式，特别是超导量子比特，实现足够低的延迟至关重要。否则，大规模量子纠错根本无法实现，因为经典数据和处理量会迅速累积。

降低延迟和通信瓶颈能够使纠错规模化。

同样的原理也适用于校准工作流程。在运行实际应用之前，量子计算机会执行大量的校准程序，以确定实现高保真量子操作所需的最佳运行参数。这些参数会随时间漂移，因此需要持续监控和调整。在很多方面，校准是另一种形式的误差校正。大规模高效地执行校准取决于量子控制器和经典加速器之间保持快速通信。

量子计算机不会独立运行，未来属于异构计算系统

记者：在成熟的混合量子-高性能计算（HPC）系统中，量子加速器、经典加速器以及协调它们的控制栈之间的未来分工会是什么样的？

Yonatan Cohen：我认为未来将是一个高度异构的工作流程，涉及多个专门的组件协同工作。

量子控制器将协调量子处理器上的操作，同时持续地向高性能计算资源传输信息。在经典环境中，不同的组件将执行不同的任务。一些组件负责错误解码，一些负责系统稳定，还有一些负责协调逻辑量子操作。

这些组件随后会将指令反馈给控制器，最终由控制器在量子比特上执行所需的操作。

控制器、解码器、稳定器、逻辑电路协调器以及最终的应用层软件都将成为紧密集成的工作流程的一部分。挑战不仅在于如何让这些组件独立存在，更在于如何确保它们作为一个协调的系统协同工作，并将延迟和开销降至最低。

记者：为了在不牺牲性能的前提下实现开放的、与量子比特模态无关的架构，哪些设计原则或接口标准最为重要？

Yonatan Cohen：关键原则之一是无妥协的抽象。

量子计算很可能在相当长的一段时间内保持多模态的特性。不同的量子比特技术各有优势，面临的工程挑战也各不相同。因此，构建能够支持多种硬件方案的控制系统和接口至关重要。

同时，开放性不能以牺牲性能为代价。连接量子处理器、控制系统和经典计算基础设施的接口必须保持足够的效率，以支持诸如量子纠错和实时反馈等高要求的工作负载。

最成功的架构将是那些既能提供灵活性和互操作性，又能满足大规模量子系统所需极低延迟运行的架构。

瓶颈正在离开单个量子比特，进入整套计算栈

记者：在您使用过的各种量子比特模式中，您认为目前最大的瓶颈在哪里？哪些瓶颈最有可能通过更好的全栈集成来解决？

Yonatan Cohen：挑战因模式而异，但越来越多的瓶颈不再局限于量子处理器本身。

随着系统规模的扩大，硬件、控制电子设备、软件和经典计算基础设施之间的交互变得越来越重要。纠错、校准、编排和数据传输都需要整个堆栈的紧密协调。

人们目前遇到的许多性能限制都源于这些接口，而不仅仅是量子比特本身。更好的全栈集成可以确保系统的每一层协同工作，而不是作为独立组件运行，从而消除显著的效率低下。

这就是为什么我们如此重视编排和低延迟连接。解决这些系统级瓶颈可以同时在多种量子比特模式下实现显著的性能提升。

记者：随着主要量子计算公司从概念验证设备转向具有商业价值且可纠错的系统，与它们的对话发生了哪些变化？

Yonatan Cohen：讨论的重点发生了显著变化。

在早期阶段，对话通常围绕如何演示量子比特、实现初始控制以及证明特定架构的可行性展开。如今，许多公司将重点放在扩展的实际问题上。

这意味着讨论越来越集中在量子纠错、系统编排、大规模校准、与高性能计算基础设施的集成，以及量子处理器最终如何融入更广泛的计算环境等议题上。

整个行业正在从证明量子计算机能够运行，转向探索如何使其成为实用、可靠且具有商业价值的系统。因此，延迟、控制架构和量子-经典融合等话题，与几年前相比，已成为这些对话的核心。

Majorana的吸引力：把一部分纠错写进硬件

记者：您如何看待基于Majorana量子比特的量子计算的潜力？

Yonatan Cohen：我对此感到无比兴奋。我在攻读博士学位期间就研究过这个领域，所以它一直是我非常关注的课题。近期的进展确实令人印象深刻，看到这个领域发展到如此程度也令人鼓舞。

基于Majorana量子比特的吸引力在于其底层概念。其核心思想是，某些纠错过程可以在硬件本身中有效完成。无需持续测量量子比特、解码错误并通过复杂的控制系统进行纠错，部分保护机制直接构建在系统的物理特性之中。

从科学角度来看，这是一个绝妙的想法。这些系统背后的数学和物理原理非常引人入胜，因为它们为构建本质上更稳健的量子比特提供了一条途径。原则上，这可以显著降低量子纠错的开销。

尽管如此，在将其发展成为可扩展的量子计算平台之前，仍有大量工作要做。构建单个组件并展示关键功能是一回事；将所有组件集成到一个大规模、容错的系统中，则是另一项截然不同的挑战。

令人鼓舞的是，我们持续看到显著的进展。像微软这样的公司正在开发和验证该方法所需的各个构建模块，并为此做出了重要贡献。如果这些模块最终能够整合到一个功能齐全的系统中，其可扩展性潜力将是巨大的。

因此，我对长期前景非常乐观。这对于该领域来说是一个令人兴奋的方向，但在我们确切了解其可扩展性之前，还有很长的路要走。