企业级容错量子计算还有多远？Quantinuum Helix实机验证给出了阶段性答案

量子计算要真正进入企业级应用，难点早已不只是“能做出多少个物理量子比特”。更关键的问题是：如何把一群仍会出错的物理量子比特组织成可靠的逻辑量子比特，并在持续纠错的同时完成足够复杂、足够长的计算。

2026年9月8月，Quantinuum公布了一种面向大规模容错量子计算的新架构Helix，并在其98量子比特离子阱计算机Helios上完成三组实验验证。实验涵盖逻辑存储、完整逻辑Clifford运算，以及不同量子纠错码之间的信息转移。三组结果均在不依赖后选择的情况下优于相应物理基线。

这项工作的看点，不在于宣布一台“万能容错量子计算机”已经出现，而在于它试图回答一个更现实的问题：能否利用离子阱系统可重构连接的硬件特性，以更少的物理量子比特和更低的时间开销，搭建可扩展的容错计算模块？

从“逻辑比特”迈向完整架构

量子纠错的基本思路，是把一个逻辑量子比特的信息分散编码到多个物理量子比特中，再通过反复测量校验信息来发现并纠正错误。传统路线往往要付出很高的资源代价：不仅需要大量数据量子比特和辅助量子比特，逻辑门、码块连接与魔法态制备也会占用大量空间和时间。

因此，单次展示“逻辑错误率低于物理错误率”固然重要，却还不足以证明一套方案能够支撑实用计算。完整架构必须同时考虑逻辑存储、通用逻辑门、纠错循环、码块之间的通信，以及未来如何把这些模块扩展成更大的系统。

Helix正是在这一层面提出方案。研究团队先使用一个[[10,2,3]]量子码，再与[[4,2,2]]码级联，构造出论文中称为[[20,2,6]] C4-Helix的编码：20个物理量子比特编码2个逻辑量子比特，码距为6。直观地说，码距越高，编码对一定数量错误的识别和抵抗能力通常越强，但同时也会带来更多资源开销。Helix的目标，就是在保护能力与工程成本之间寻找更紧凑的平衡。

图1 螺旋码是通过将[[10,2,3]]码与[[4,2,2]]码连接而成

可移动离子带来的连接优势

Helix架构与离子阱硬件结合得十分紧密。许多基于固定二维芯片的量子处理器主要依赖近邻连接，两个相距较远的量子比特若要发生作用，往往需要交换操作或额外的中间步骤。离子阱平台则可以通过移动、重排离子来改变连接关系，让原本“远距离”的交互更直接。

这使Helix能够大量使用横向逻辑门和编码自同构操作。横向门可以让两个码块中的对应物理量子比特直接配对执行操作，减少错误在同一码块内扩散的机会；自同构操作则通过对物理量子比特进行特定置换，实现一部分逻辑变换。两者结合，有望减少对晶格手术等高开销协议的依赖。

需要强调的是，这种优势并非脱离硬件的抽象结论。Helix的紧凑性来自“量子码设计”和“可重构离子连接”共同发挥作用。换到连接受限的处理器上，同样的编码未必还能保持相同的空间与时间收益。这也体现了当前容错量子计算的重要趋势：纠错码、编译方法和硬件结构正在从分别优化转向协同设计。

图2 使用Helix代码进行计算

三项实机验证给出了什么结果

第一项实验测试逻辑存储。团队连续执行20轮错误症状提取，在不使用后选择的情况下，测得每个逻辑量子比特、每轮的错误率为4.6×10^-5；以整个双逻辑比特码块计，每轮逻辑错误率为9.3×10^-5。若允许约0.5%的后选择，码块错误率可进一步降至1.9×10^-5。Quantinuum称，4.6×10^-5是其依据公开文献比较得到的逻辑存储纪录。由于这一判断来自公司自身，应将它视为企业口径，而非独立机构认证的排名。

所谓“后选择”，是把检测到特定异常的实验样本剔除后再统计结果。它有助于观察系统潜力，却意味着部分运行被舍弃。因此，不依赖后选择仍能超过物理基线，是这次实验更值得关注的地方，也更接近未来连续运行系统的实际要求。

第二项实验测试逻辑计算。团队实现了完整的逻辑Clifford门集合，并在最多27轮主动、自适应错误症状提取的保护下运行。测得每个双量子比特Clifford操作的逻辑错误率为2.8×10⁻⁴，相比对应物理基线改善4.28倍，同样没有使用后选择。

实验还采用了自适应症状提取：系统根据已经获得的测量信息，决定后续是否需要执行更多纠错步骤，而不是机械地完成固定流程。论文报告，这种方法使物理门数量减少约33%，墙钟运行时间缩短约23%。对于离子阱系统而言，降低门数和等待时间不仅提升效率，也能减少量子态暴露在噪声中的机会。

第三项实验则把视野扩展到不同编码之间。团队演示了C4-Helix码与码距5旋转表面码之间的“链式映射”，并制备了一个跨越三个逻辑量子比特的GHZ纠缠态：其中两个逻辑量子比特位于Helix码块，另一个位于表面码码块。实验给出的保真度下界为99.925%，上界为99.975%，其中下界已经高于物理基线。

图3 链映射

为什么要连接起来

没有一种量子纠错码在所有任务上都最优。Helix擅长以较紧凑的资源实现存储和Clifford运算，而表面码拥有成熟的容错研究基础，也适合承载魔法态等实现非Clifford运算所需的资源。将两者连接，意味着系统可以让不同码块承担各自更擅长的工作。

这与经典计算机中CPU、GPU和专用加速器协同工作的思路有些相似，但量子系统的接口更难：量子信息不能随意复制，转换过程本身也必须具备容错能力。此次链式映射实验说明，异构量子纠错并非只有理论图纸，至少已经能在商用离子阱硬件上完成小规模实证。

不过，Clifford门本身还不足以实现通用量子计算。系统仍需要高质量非Clifford资源、可靠的魔法态制备与蒸馏，并把它们纳入持续运行的纠错流程。因此，这次实验更准确的意义，是验证了异构容错架构的一段关键接口，而不是完成了通用、企业级容错计算的全部拼图。

图4 逻辑错误率强烈依赖于物理错误率

离“企业级”还有多远

Quantinuum把Helix定位为企业级容错量子计算架构，并预测在下一代Apollo系统达到更高物理保真度后，同样的编码有望把逻辑错误率推进到10^-6至10^-8区间，而且不必增加码距或物理量子比特数量。这个区间如果实现，将明显延长可可靠执行的算法深度。

但这里必须区分“当前实机结果”和“未来模拟预测”。Helios上的三组实验是已经完成的硬件验证；10^-6至10^-8则来自对改进后物理性能的模拟，不是现有设备已经达到的指标。与此同时，20个物理量子比特编码2个逻辑量子比特，只是模块级起点。真正服务企业问题，还需要更多逻辑量子比特、更低的全流程错误率、更快的纠错周期、可持续的资源态供应，以及软硬件系统的整体稳定性。

此次成果目前以arXiv预印本形式公开，提交日期为2026年9月2日。后续值得关注的，不只是单个逻辑操作能否刷新数字，还包括同一性能能否在更大规模、更长线路和更多码块并行时保持，以及链式映射的接口成本是否会随系统扩展而快速上升。

Helix展示了一条颇具代表性的路线：不单纯追求堆叠物理量子比特，而是从硬件连接、量子码结构、逻辑门实现和异构模块协同出发，压缩容错计算的综合成本。对于仍处于工程攻坚期的量子计算而言，这种“软硬件共同设计”的进展，可能比孤立的量子比特数量纪录更接近实用化核心。

[1]https://arxiv.org/abs/2609.03194

[2]https://www.quantinuum.com/blog/helix-a-new-architecture-for-enterprise-scale-fault-tolerant-quantum-computing#