都学坏了，3纳米竟然也是项目名称，真实芯片工艺早已达到瓶颈

当台积电和Intel都在争夺先进工艺领先优势之时，全球业界却在撕开芯片工艺的遮羞布，指出芯片业界玩弄数字游戏其实从28纳米以下就已开始了，之后的芯片工艺都可以说是项目名称罢了，包括当下广受赞誉的3纳米工艺。

在350纳米及之前，芯片制造工艺是严格按照芯片工艺的物理尺寸来定义芯片制造工艺的，那时候的芯片工艺标准金属半节距、栅极间距都是一样的，350纳米工艺的金属标准半节距和栅极间距都350纳米。

从350纳米之后，芯片工艺的命名方式开始发生改变，标准金属半节距仍然与芯片工艺一样，而栅极间距的缩减则在加速，到32纳米的时候，标准金属半节距是32纳米，而栅极间距已缩减到13纳米，此时其实就已经达到芯片工艺的物理极限了。

28纳米工艺引入了HKMG技术，即是采用了新的器件结构、材料填充和设计优化提升性能，而它的金属标准半节距和栅极间距都比32纳米增大了，其实从28纳米开始芯片工艺的命名方式变成项目名称了。

Intel则是从22纳米开始进一步改变了芯片工艺，28纳米及之前都是平面工艺，而Intel从22纳米引入FinFET工艺之后将芯片工艺变成3D立体工艺了，而Intel此后一直保持芯片工艺领先优势到台积电的10纳米工艺，Intel的14纳米++工艺领先于台积电的10纳米工艺。

台积电则是直到16纳米工艺才引入FinFET立体技术，不过台积电也从16纳米之后开始更猛烈地改变芯片工艺命名，10纳米工艺不过是16纳米FINFEI工艺的改良，属于过渡工艺罢了。

值得注意的是FinFET技术此后一直都在改良当中，一直到如今的3纳米工艺都是对FinFET技术的改良，台积电真正将FinFET技术用到炉火纯青的是在7纳米工艺。

不过帮助芯片制造技术实现进一步跃升的则是在7纳米工艺引入ASML的先进EUV光刻机，先进的光刻机降低了曝光的次数，加速了晶体管密度的提升。

从3纳米工艺之后则引入了GAA技术，接下来各个企业又是对GAA技术不断改良，提升晶体管密度罢了。