AI近芯供电架构技术方案的全景解析：800V/48V母线、IBC/HSC转换、TLVR近芯供电、COT控制、新型 VRM拓扑说明

发布时间：2026-06-24来源：图片NVIDIA

导语：

关于

AI

数据

中心

电源

架构，我们之前更多会从 12V 到 48V、从机架 PSU 到 BBU（备用电池单元）、从

AC

/

DC

效率到热管理这些角度去看

。今天这篇文章，我想把视角继续往芯片旁边推一步，聚焦一个更尖锐的问题

：

当 AI

处理器

核心电压只有 1V 左右、负载

电流

冲到千安级以后，传统板级

VR

M（电压调节模块）还能不能继续靠堆相数、堆

电容

和提高开关频率撑下去？

随着AI 服务器供电需求爆发式增长，有一个变化非常明显：

过去大家关心的是

“怎么把电高效送进机柜

”，现在越来越多问题变成

“怎么把电稳定送进芯片”

。

前者

，主要看

母线电压、线缆损耗、整流效率和备电方案

；

后者

，则要同时

面对低电压、大电流、微秒级负载阶跃、封装寄生、电容摆放和热密度

。

也就是说，供电问题已经不再停留在

电源模块

内部，而是开始和

芯片封装

、板级布局、控制算法、磁件形态一起

耦合

。

这也是 48V-to-1V / 2000A 这个方向我们想深度展开的原因。

它表面上是一个电压转换规格，实际上代表了一整条供电链路的重排：

机架侧要从 12V、48V 继续走向更高母线，板级要用 IBC（中间母线变换器）做中间母线优化，芯片旁边要用 PoL（负载点电源）、TLVR（跨电感电压调节器）和新型 VRM 处理最后几厘米的低压大电流

。任何一段单独看都不够，只有把它们连起来，才能判断下一代 AI 电源到底会往哪里走。

图片来源：SysPro | 48V 输入、IBC 中间母线、TLVR/COT 与垂直供电组成的下一代 AI 供电网络全景

这篇文章我会沿着

“机架母线升级 → 48V 到 1V 的路线分歧 → 单级方案边界 → HSC（混合开关电容变换器）中间母线 → TLVR 近芯供电 → COT（恒定导通时间控制）控制 → 新型 VRM 分支”

的链路，把这个问题尽量讲清楚

。这个过程中我们会关注

每一种方案到底解决了什么矛盾，又把什么新问题带进系统

。

图片来源：SysPro

这篇我们重点会回答几个问题：

为什么 AI 算力增长最后会先表现为供电架构压力？

12V、48V、800V/±400V 分别解决哪一段问题，为什么

高压

母线不能直接替代近芯 VRM？

48V-to-1V 为什么不能简单交给一个更强的 Buck？

单级 48V PoL、HSC IBC、TLVR、SC（开关电容）-TLVR 各自适合解决什么问题？

TLVR 为什么能把稳态电感和瞬态电感拆开看？

COT 控制为什么会成为释放 TLVR 瞬态能力的关键？

最后，下一代 AI 供电到底是在选择某个单点拓扑，还是在重排整条能量路径？

01 AI 数据中心为什么先把供电系统推到墙角

开始先澄清一个基本概念。

AI 数据中心供电的关键，并不是 VRM 能做到多少安培？而是在于：

电流到底是从哪里开始失控的？

这是因

为 AI 芯片功耗上升以后，问题不会只停留在芯片脚边，它会一路向上推到

服务器板、机架母线、备用电源、配电保护

和

散热结构

。

图片来源：NVIDIA

这里面最关键的一点，是把机架侧

12V、48V、800V/±400V 迁移

，和芯片侧

48V-to-1V、千安级瞬态电流

放在同一条链路上看。

只看前半段，会觉得提高母线电压就够了；只看后半段，又容易把 TLVR 或 SC-TLVR 当成孤立拓扑。

真正的答案在两者之间：

高压母线解决长路径输电，近芯 VRM 解决最后几厘米的低压大电流

。

下面，我们从三个维度来具体讲讲这背后的逻辑。

图片来源：APEC2026 | AI 算力增长正在把电源、热管理和系统布局同时推向新边界

1.1 算力增长为什么会先表现为供电危机

首先谈下需求。要明确的是：AI 训练算力的增长节奏远快于传统服务器负载。

芯片 TDP 上升、单机柜功率密度上升、训练和推理负载呈现强脉冲变化，最终都会落到两个硬指标上：

低压侧电流越来越大，负载瞬态越来越快

。

当单颗

AI 芯片进入千瓦级

以后，

0.8V 到 1V 附近的核心电压

意味着电流天然进入

千安级

。

这里最麻烦的不是平均功率，而是

负载阶跃

。

训练任务、推理任务、显存访问和矩阵计算切换时，电流可以在微秒级突然爬升

：

供电系统如果响应慢，核心电压就会下陷；

如果补偿过猛，又会产生过冲和额外损耗。

图片来源：SysPro | 1V / 2000A 负载阶跃把传统 VRM 推向响应带宽与输出电容边界

SysPro备注：AI 供电的难点不是“把电压降下来”这么简单，而是要在低电压、超大电流、极快瞬态和有限板级空间之间同时成立。

图片来源：APEC2026 | GB300 等 AI 处理器功耗上升后，单芯片供电压力直接推高服务器电源设计难度

所以这一节我想表达的核心点在于：

AI 电源不是传统服务器电源的线性放大，而是低压侧电流、封装距离、瞬态带宽和热密度同时越界后的系统重构

。

1.2 12V、48V、800V分别解决哪一段问题

第二点，我们聚焦机架侧。

12V 架构，优点是简单成熟，但电流太大。

机柜功率只有几千瓦时，12V 还能靠铜排和多相 VRM 撑住；

当功率进入几十千瓦，母线电流和线缆损耗就会迅速变得不可接受

。

48V 架构，把同等功率下的母线电流降到 12V 的四分之一，这是它能够进入 AI 服务器的根本原因。

它减少了机架内部的导通损耗，也让分布式直流 UPS 成为可能。但 48V 不是终点，因为

当单机柜继续走向 150kW、250kW 甚至更高时，48V 长路径仍然会遇到

铜耗、

连接器

、保护和热管理边界

。

图片来源：APEC2026 | 48V 架构降低机架内母线电流，但把最后一级大降压压力交给 IBC 与 PoL

而800V 或 ±400V 的意义，是把高功率机架从低压大电流输电中解放出来。

它更像机架级和数据中心级的输电架构升级，而不是芯片旁边的 VRM 方案。

高压母线可以减少铜用量、提升机架功率密度，并让集中式大功率 AC/DC、BBU 和超级电容架构更容易协同

。

图片来源：APEC2026 | 800V/±400V 架构服务于高功率机架输电和集中式备电，而不是直接替代近芯 VRM

所以，这里我们要先分清层级：

12V 解决成熟性，48V 解决服务器内部效率，800V/±400V 解决机架级输电，但芯片核心仍然需要 1V 左右的大电流供电

。

电压可以在远端抬高，到了核心旁边，问题还是会回到 48V 到 1V 附近这条转换链路。

1.3 机架侧升级之后，芯片侧矛盾反而更突出

从 12V 到 48V，再到 800V/±400V，本质上是把长路径上的电流降下来。但

越接近芯片核心，电压越低，电流越大

，转换级越难靠简单提高电压来解决。

机架侧可以把电压抬高，但核心电压不能随便抬高；高压输电可以减少铜损，但核心旁边仍然要面对 0.8V 到 1V、上千安培、微秒级阶跃。这就是

为什么近芯供电会成为独立问题

：

它不是高压母线的附属品，而是

AI 处理器能否稳定释放算力的最后一段瓶颈

。

图片来源：APEC2026 | 高功率机架开始走向 power rack 与 AI rack 分离，供电链路从机柜侧延伸到芯片侧

如果用一句话概括第一章：

高压母线，解决的是

“怎么把电送到服务器附近”

，近芯 VRM，解决的是

“怎么把电以低压、大电流、快响应送进芯片”

。这两个问题必须连起来看。

02 48V-to-1V 为什么不能只靠一个更强的 Buck

讲完机架电压，下一步就要看 48V 到核心电压的转换。

这个问题表面上是

48V 降到 1V

，实际上包含

三个互相打架的目标

：

效率要高，功率密度要高，动态响应还要快

。

如果直接用一个更强的 Buck 去做 48V-to-1V，电压转换比太大，占空比太小，开关应力、驱动损耗、瞬态控制和磁件设计都会被放大。于是行业出现两条路线：

一条是

单级 48V PoL

，试图省掉中间级；

另一条是

IBC + PoL

，两级分工，各自做擅长的事情。

图片来源：APEC2026 | 48V 电源架构中的单级与两级路线：单级追求集成，两级追求分工

2.1 单级 48V PoL 的吸引力与硬边界

我们先看单级。

单级方案最吸引人的地方很直观：

少一级，少一组功率器件，少一组中间电容，理论上功率密度和系统简洁性都会更好

。Sigma converter、LEGO-PoL、SC-Buck、Current Doubler Rec

ti

fier 和 Current Ninefold Rectifier 都是在往这个方向探索。

图片来源：SysPro | 单级 48V PoL 与两级 IBA 的物理博弈：少一级并不等于系统级免费胜利

但单级方案要同时完成

大降压比

和

快速动态响应

，这两个目标天然冲突：

大降压比，

通常需要开关电容、变压器或复杂整流结构来分摊电压；

快速动态响应

，又希望输出级像多相 Buck 一样直接、低电感、好控制。

一个拓扑如果同时承担两个任务，就很容易在控制带宽、磁件复杂度、器件应力或扩展性上付出代价。

SysPro备注：单级方案不是不值得看，它真正适合回答的是“能不能把级数压缩”；但 AI 近芯供电还要回答“能不能在 1000A 级瞬态下稳住核心电压”。

图片来源：APEC2026 | 单级 48V 方案希望减少 DCX 与中间电容占用，但控制与效率边界更硬

所以我会把单级 48V PoL 先放在“值得持续跟踪，但不能只看级数减少”的位置上。

它确实提供了很强的架构想象力，但

只要负载电流和瞬态带宽继续上升，单级结构就必须证明自己既能高效降压，又能像末级 VRM 一样快

。

2.2 两级 IBA 为什么仍然是主流底座

两级 IBA 的逻辑更务实：

前级 IBC，

负责把 48V 变成较低中间母线，优先追求高效率和高功率密度；

后级 PoL ，

负责最后的 1V 附近调节，优先追求快速动态响应和精确电压控制。

这个分工看起来多一级，但工程上非常自然。

IBC 可以用 LLC、开关电容或 HSC 这类更适合固定比例或准固定比例转换的结构；PoL 则保留多相 Buck、耦合 Buck、TLVR 等擅长负载瞬态的能力

。

图片来源：APEC2026 | 两级 48V 方案把高效率 DCX 与快速响应 PoL 分开处理

真正要警惕的是

中间母线怎么选？

基本逻辑可参考：

中间母线高，PoL 的电压转换压力大；

中间母线低，PoL 更容易高频高带宽，但 IBC 到 PoL 之间的 PDN（电源分配网络）损耗会增加。

图片来源：APEC2026 | 中间母线电压降低能改善 PoL 性能，但会放大级间 PDN 损耗

之前有人问道

"两级架构是否是个保守的技术路线？"

。个人理解并不是，其真正的价值，是

把“高效率大降压”和“近芯快速调节”分给不同级去做

。AI 供电越往高电流走，这种分工越有价值。

2.3 低中间母线不是免费午餐

第二章最后我们聊下低中压母线，这同样是个需求很强、诱惑很大的技术路线与课题。

比如从 12V 降到 6V、3.4V 或更低，PoL 的占空比会变大，开关器件压力下降，瞬态响应也更容易做快。对于 0.8V 到 1V 输出，这一点尤其重要。

问题在于，中间母线越低，级间电流越大。

只要 IBC 和 PoL 之间还有一段平面互连、封装互连或板级走线，PDN

电阻

就会把低电压优势吃掉

。

用 1000W

GPU

和 300微欧级路径电阻做估算，会看到一个很直观的现象：

中间母线从 12V 降到 1.8V，路径损耗会从可接受变成系统性问题。

图片来源：APEC2026 | 不同中间母线下 VRM 性能与电流路径损耗之间存在直接取舍

这就是为什么近芯供电、垂直供电、封装级供电会出现？

我们对于这些路线也做了很多系统性的调研和文章发布，其实并不是因为他是热点，更重要的原因是搞明白了

这背后"事物出现必然性"的底层逻辑，其核心价值也很简单：

让低中间母线不再经过很长的高电流路径

。

讲到这里，48V-to-1V 的真正难点就清楚了：

不是能不能降压，而是在哪里分压、在哪里分流、在哪里完成快速调节？

这也是我们后续章节要搞明白的核心问题。

到这里为止，公开节选先把两个基础问题讲完：

AI 算力为什么把供电推成系统架构问题？以及 48V-to-1V 为什么不能只靠一个更强 Buck？

后面的部分，会进入真正决定落地的

单级 48V、HSC IBC、TLVR、COT 控制、SC-TLVR 和垂直供电

。

完整版导航

后面的03~10章，在知识星球完整版继续展开

以上公开节选先把入口讲清楚：

高压母线解决长路径输电，近芯 VRM 解决最后几厘米的低压大电流

。后面的内容会继续进入

单级 48V 方案、HSC 中间母线、TLVR 磁结构、24 相 COT 控制

和

新型 VRM 分支

。

以下完整内容发表在「SysPro

电力电子

技术」知识星球，我会按

“单级 48V → HSC IBC → HSC 工程门槛 → PoL 瓶颈 → TLVR 机理 → COT 控制 → 新型 VRM 分支 → 系统闭环”

的顺序继续展开。

03 单级 48V 方案：少一级的代价？

继续拆 Sigma、LEGO-PoL、SC-Buck、CDR 和 CNR，判断单级方案为什么有吸引力，也为什么难在带宽、磁件和扩展性。

04 IBC 的关键转向：为什么 HSC 会站到中间位置

进入 IBC：LLC、开关电容和 HSC 分别解决什么问题，为什么 HSC 能同时吸收软开关、高降压比和磁集成优势。

05 HSC 深入：软开关、MTA 和电流分配才是工程门槛

拆 HSC 的软开关能量、MTA 结构、绕组利用率和电流分布，说明它为什么有潜力，也为什么不只是画个拓扑就能落地。

06 PoL 的真正瓶颈：不是相数不够，而是瞬态电感不够低

进入 PoL：多相 Buck、耦合 Buck、低中间母线与垂直供电之间的关系，说明为什么最后一级 VRM 的核心是瞬态电感与带宽。

07 TLVR：用跨电感环路把稳态和瞬态拆开处理

拆 TLVR 的磁结构、二次侧串联环路、等效电感模型和相数选择，说明它为什么适合下一代低压大电流 PoL。

08 新型 VRM 控制：COT 如何把 TLVR 的瞬态能力释放出来

进入控制：为什么 COT 控制与 TLVR 是强组合，24 相 TLVR 在

仿真

中如何做到更高带宽和更小过冲。

09 新 VRM 分支：SC-TLVR、CDR-TLVR、AVR 与 ZB-TLVR

继续看 TLVR 之后的新分支：自适应耦合、SC-TLVR、CDR-TLVR、AVR 和 ZB-TLVR 如何围绕更高降压比、更快瞬态和更高电流密度展开。

10 总结：下一代 AI 供电不是单点拓扑，而是一条链路重排

最后把 800V/±400V、HSC IBC、TLVR PoL、SC-TLVR 和垂直供电收成一条完整工程判断。

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。