追光者众：CPO技术应用从交换设备开始，逐步走向封装内芯片与芯片之间

在AI算力需求的强力驱动下，共封装光学（CPO）技术正以前所未有的速度从概念验证走向产业化落地。这项将光引擎与交换ASIC或计算芯片共同封装在同一基板上的技术，被视为突破传统可插拔光模块功耗与带宽瓶颈的关键路径。然而，在“追光者众”的热潮之下，CPO的规模化商用之路依然曲径通幽，而VCSEL方案与LPO技术的另辟蹊径，以及one half架构的各抒己见，共同勾勒出数据中心光互连的多元技术图景。

追光者众：CPO从交换设备走向芯片间互联

CPO技术的核心价值在于缩短高速电信号在PCB上的传输距离，让电信号在更靠近交换或计算芯片的位置完成光电转换。传统架构中，交换芯片产生的高速电信号需经PCB走线到达前面板光模块，链路损耗可达22dB；而CPO方案可将这一损耗降至约4dB，信号完整性提升约64倍。

这一优势正在从理论走向现实。英伟达于2026年宣布其Spectrum-X Ethernet Photonics以太网硅光交换机进入全面量产阶段，基于新一代Spectrum-6交换芯片，单颗芯片交换容量达102.4Tb/s，采用CPO技术将硅光引擎直接与交换ASIC共同封装。这标志着CPO在交换设备侧的规模化部署已经启动。

但CPO的野心不止于交换设备。行业共识正在向更深处延伸：从交换设备之间的互联，逐步走向封装内芯片与芯片之间，乃至芯片互联硬件资源池化。在AI集群中，GPU与HBM之间的带宽需求同样面临“带宽墙”的制约——计算吞吐能力约每两年提升3倍，而互连带宽仅提升约1.4倍。SK海力士等厂商已开始探索将光互连推进至内存接口，提出“以光为中心”的系统架构，目标实现单节点超过100 Tb/s的带宽与低于1 pJ/bit的能耗。

曲径通幽：产品级批量应用仍面临多重挑战

尽管前景广阔，CPO真正实现产品级的批量应用，路还很长。核心挑战集中在几个层面。

热管理首当其冲。 光引擎与高功耗交换ASIC共封装后，局部热密度急剧上升，而激光器的波长与输出功率对温度极为敏感，热串扰可能导致光性能劣化。

光纤管理与端面耦合是工程化的另一道坎。 一个CPO组件可能需要在极紧凑空间内布设超过1000根光纤，每根都需以亚微米级对准精度连接到光子集成电路（PIC）上。光纤阵列单元（FAU）的设计、端面耦合的效率与可靠性，直接决定CPO系统的可制造性。

良率与成本经济性同样不容忽视。 有分析指出，即使单颗光引擎贴装良率达到95%，当单颗ASIC需集成32个光引擎时，综合系统良率将骤降至约19.4%，远未达到规模化盈利标准。正因如此，有机构将CPO的规模化量产时间点推迟至2028年甚至更晚，而英伟达高管则坚称“下半年就会开始放量”，围绕CPO时间表的信息混战本身即反映了产业化的不确定性。

另辟蹊径：VCSEL方案的CPO吸引力与LPO的实用化

在硅光方案主导CPO讨论的同时，VCSEL（垂直腔面发射激光器）技术的CPO方案展现出独特的吸引力。VCSEL在较短连接距离场景中拥有显著的成本与功耗优势：可采用SerDes直驱VCSEL，支持DC-DC多通道串联Bias供电，实现垂直方向并行光学耦合，功耗/位可维持在2~3 pJ/bit。近期研究进一步验证了VCSEL-based CPO在AI数据中心scale-up网络中的价值——其成熟的制造生态、低延迟与高可靠性，使其成为铜互连向光互连过渡的理想候选。

与此同时，LPO（线性驱动可插拔光模块）正从概念走向实用。LPO的核心思路是“去DSP化”：将光模块中的DSP/CDR芯片移除，相关信号处理功能集成到设备侧交换芯片中，模块内仅保留高线性度的驱动芯片和跨阻放大器。这一架构带来四大优势：功耗大幅降低（800G模块从13W以上降至4W以下）、延迟从纳秒级降至亚纳秒级、成本因省去DSP而下降、保留可插拔形态便于维护。

LPO的实用性已获产业验证。800G LPO光模块已在海外工厂开始交付，2026年继续上量。思科于2026年2月发布了800G LPO线性可插拔光模块，华工科技向北美头部客户批量交付。在交换机端口实测中，模块与交换机参数双向调参可实现较优性能，VCSEL LPO方案可用于112G AOC产品，硅光LPO方案在112G光模块上具备应用前景。

各抒己见：one half架构追求性能、成本与复杂度的平衡

面对CPO的工程化挑战与LPO的实用性优势，腾讯提出了one half dsp可插拔光模块硬件架构，试图在数字与模拟之间找到平衡点。

one half架构的核心设计在于将retimer芯片放置在光引擎的egress侧，而ASIC接口侧则利用其serdes能力承担部分信号处理功能。该架构结合了数字和模拟的优势：在发射端采用FFE，接收端采用FFE+DFE+MLSE，并充分利用Serdes的均衡能力。

从指标上看，one half架构的各项参数均处于“折中”状态：功耗方面，one half方案约5.5W，介于纯线性LPO的4.5W与全DSP方案的8W之间；EIC成本约0.68（相对于DSP+TIA的1.0），同样居中。这种折中并非妥协，而是兼顾成本、性能与风险的系统级优化。

该架构的关键优势在于互操作性：支持与通用标准PAM4模块互通，均存在优于现有链路连接的情况，且不存在“弱-弱”对传链路。这意味着one half方案可以在不完全推翻现有供应链和标准体系的前提下，实现光互联性能、成本与复杂度的平衡，为CPO与LPO之外的第三条路径提供了务实选择。

结语

CPO技术正站在从交换设备向芯片间互联延伸的历史节点上，英伟达的量产动作与SK海力士的内存互连愿景共同指向一个光互连不断深入计算系统的未来。然而，热管理、光纤耦合、良率经济性等工程挑战决定了这一进程必然是“曲径通幽”。在此背景下，VCSEL-based CPO以成本与功耗优势另辟蹊径，LPO以可插拔的实用性加速落地，one half架构以数字-模拟融合追求平衡——多元技术路线的并存与竞争，恰恰是产业走向成熟的标志。最终胜出的未必是单一方案，更可能是根据距离、速率、成本约束各取所长的组合格局。