博世SiC路线图：坚守沟槽、全面转向8英寸

发布时间：2026-04-02来源：电子发烧友网

技术

与此同时，

博世

也强调其路线图并非线性迭代，而是采用并行多代开发模式，多条技术路径同步推进，确保每一代产品在推向市场时已具备极高的技术成熟度和可靠性。沟槽架构作为可扩展平台，支撑第三代至第五代产品持续迭代，无需颠覆性重构架构，兼顾研发效率与量产稳定性，是博世“多代并行研发”的基础。

路线也已经明确。

预计2026年送样，2027年量产，核心亮点在沟槽下方引入专用的P型屏蔽区（p-type shielding region），这一设计有效控制了关态电场分布，保护栅极结构免受高电场应力，同时显著提升了短路耐受时间。这使得第三代产品在性能与鲁棒性之间实现了更佳的平衡。

值得一提的是，博世第三代 SiC

MOSFET

将全面迁移至8英寸晶圆平台，为低成本和大规模产能奠定基础。

沟槽架构深度优化，

元胞间距

从 3μm 缩至 2μm 以下，

亚微米沟槽时代，实现极致结构缩放

第四代产品预计2029年进入市场，标志着博世SiC从“性能优化”迈向“成本与规模化优势”阶段：更小的芯片尺寸在相同功率下直接降低系统成本，推动SiC向更广泛的电动车车型渗透。

路线图的另一关键支柱是晶圆尺寸升级

。2024年启动

晶圆样品交付，第二代产品率先转产 200mm

；第三代起全面基于

平台开发；第四代完全锁定

，形成大尺寸晶圆规模化制造能力。这不仅提升制造精度和均匀性，还为更复杂的超结等先进设计提供工业基础，显著降低单位成本并提升良率。

博世

半导体

发布的SiC技术路线图展现了一家百年汽车供应商对电动化转型的深刻理解与长期承诺。从第

代的稳健优化，到第

代的微缩突破，再到第

代的超结革命，博世正在构建一条清晰、可预测的技术演进路径。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。

举报投诉

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。