国内唯一完备处理器IP货架+专用EDA工具的企业，完成近亿元融资

在摩尔定律逼近物理极限的后摩尔时代，芯片算力的提升已不再单纯依赖晶体管数量的堆砌，而是转向了对“极致效率”的追求。在这一背景下，DSA（面向特定场景优化的先进架构） 被公认为下一代计算芯片的关键路径。

近日，国内DSA处理器赛道迎来重磅资本加持。隼瞻科技宣布完成近亿元天使+轮融资。本轮融资引入了英飞尼迪资本、白云金控、深圳中小担创投、厚天资本、华盖资本、嘉誉创投等多家知名机构，老股东毅达资本与达泰资本也持续加注。

隼瞻科技官方公众号截图

这家成立仅三年的公司，正试图通过“IP+EDA工具”的双轮驱动，解决中国半导体行业在处理器IP授权上的“卡脖子”痛点，并为愈演愈烈的端侧AI算力需求提供“中国芯”方案。

| “万能钥匙”失效，DSA走向前台

随着AI、物联网和汽车电子的爆发，芯片应用场景变得极度碎片化。传统的通用处理器（如CPU）在面对特定算法时，往往只有20%-30%的算力被有效利用，剩余资源处于闲置或浪费状态，业界称之为“功耗墙”和“内存墙”。

不同计算架构的优缺点，图源：与非网

市场需要的不是一颗“万能”的芯片，而是一颗“最合适”的芯片。DSA处理器的价值由此凸显——它像是为特定算法量身定做的引擎，能以极低的功耗和面积实现极高的算力密度。

然而，理想丰满，现实骨感。DSA处理器的开发门槛极高，传统设计流程涉及RTL（寄存器传输级）设计、工具链开发、编译器适配等复杂环节，不仅需要顶尖的架构师团队，开发周期往往长达数年。这让许多急需差异化竞争的芯片企业望而却步。

| 从“手工打造”到“软件定义”

隼瞻科技给出的破局之道，在于其对“处理器设计方法学”的颠覆。

与国内众多仅提供IP核的公司不同，隼瞻科技是国内唯一一家同时具备“完备处理器IP货架集群”与“专用处理器EDA工具”的高科技企业。公司目前已构建了覆盖CPU、DSP、NPU的三大IP家族，性能达到国际一流水平。但真正构筑其技术壁垒的，是自研的DSA敏捷开发平台——ArchitStudio。

这一平台引入了一种“软件定义硬件”的激进思路。开发者无需深陷繁杂的Verilog代码细节，只需要通过高抽象层次的类C语言描述处理器架构，ArchitStudio平台便能自动完成后续工作。

这套全栈式平台主要由“RISCAL架构描述语言”和智能生成引擎构成。它的出现，将专用处理器的设计时长和人力投入缩短了70%以上。隼瞻科技CTO姚彦斌曾举例，一个典型的端侧AI语音芯片，传统开发需要15人月，而借助ArchitStudio，仅需1人月即可完成交付。

这意味着一家算法公司可以快速将自己的算法优势“硬化”为芯片级的护城河，而无需经历漫长的半导体设计周期。

| 瞄准端侧AI“黄金时代”

如果说工具是“卖铲子”，那么隼瞻科技显然不满足于只做工具提供商。凭借敏捷开发带来的速度优势，隼瞻科技正在将触角延伸至最具爆发潜力的应用场景——端侧AI。

在2025年的RISC-V中国峰会上，隼瞻科技发布了“智翼”系列端侧AI融合解决方案。该方案覆盖从超低功耗的0.1TOPS到高性能HPC级的64TOPS算力阶梯，直击端侧设备在实时响应、数据隐私和高功耗之间的核心矛盾。

这一方案的落地速度极快。公开信息显示，搭载隼瞻处理器IP的客户芯片已实现大规模量产，应用覆盖人工智能、无线通信、信息安全、汽车电子等关键领域。

| “两条腿”走路，构建中国处理器“高边疆”

资本的加持，让隼瞻科技有了更充足的弹药去巩固其“IP+工具”的双螺旋战略。

一方面，隼瞻科技继续夯实IP货架。在2025年峰会期间，隼瞻科技协办了“RISC-DSP指令集研讨会”，并发布了VDSP IP，补全了RISC-V在高性能实时信号处理领域的短板，这有助于进一步渗透5G通信和车载市场。

另一方面，通过ArchitStudio平台，隼瞻科技大幅降低了芯片设计公司的准入门槛。正如隼瞻科技创始人曾轶所言，公司致力于“变革专用处理器设计方法学，构筑中国处理器技术高边疆”。这种方法论的输出，让更多的中国中小型创新企业有能力定制自己的核心处理器，从而在激烈的市场竞争中构建差异化的技术壁垒。

从提供核心IP，到提供生成IP的“平台”，隼瞻科技的进阶之路，其实是中国半导体产业从“跟随式发展”向“源头创新”转型的一个缩影。在资本的助力下，这家年轻的科技公司将有望在RISC-V的开放生态中，成为推动全球DSA处理器普及的关键力量。

声明：本文仅为信息交流之用，不构成任何投资建议，股市有风险，投资需谨慎。

“2025-2026中国半导体行业高质量发展创新成果征集”评选

参与“2025-2026年度第九届中国IC独角兽评选”，请点击进入↓↓

是说芯语原创，欢迎关注分享

合作洽谈，进入公众号：服务—>商务合作