华为官宣：麒麟芯片 CPU 达 3.1GHz，未来实现等效 1.4nm！

5月25日，在国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波披露了麒麟手机芯片的新技术。

她表示，今年秋季将面世的麒麟手机芯片，率先采用了“逻辑折叠”技术，性能大幅提升。这也是逻辑折叠技术的首次成功实施。

何庭波还表示：“未来十年，我们会持续走向全面折叠，甚至走向更多层的折叠，持续优化从器件、电路，到芯片和系统的全栈性能。”

图源：华为麒麟

据悉，华为麒麟 2026 芯片，也就是具体名称暂未公布的新一代麒麟手机芯片，使用的逻辑折叠方案，整体设置得仍然比较保守。

其混合键合间距达到了 1.5μm，并且折叠只针对关键路径选择性应用，而不是在整个芯片设计中全面应用。

即便如此，麒麟 2026 的 CPU 性能核心频率依然提升到了 3.1GHz，最大时钟频率提升近 13%。

相比传统 2D 设计芯片，晶体管密度提升 53.5%，达到 238MTr/mm²；P 核能效提升 41%，峰值频率提升 12.7%。

那华为是怎么做到的呢？

图源：华为麒麟

核心在于华为提出了一个新的技术路线：韬（τ）定律。

它首次提出以“时间缩微”替代“几何缩微”，通过逻辑折叠技术，在晶体管密度和系统性能上实现新的突破。

简单来说，传统摩尔定律更像是盖平房。它通过把砖块，也就是晶体管，做得越来越小，从而在相同面积里塞进更多晶体管。但现在，晶体管已经小到接近物理极限。

而华为提出的“韬（τ）定律”，则换了一个思路：把平房改造成楼房，通过立体堆叠和系统级优化，继续提升芯片性能和能效。

也就是将数字电路、模拟电路和存储电路，划分到垂直堆叠的不同活动层中，通过“上下分层”的方式，联合优化性能、功耗和面积。

图源：中国科学院论文预发布平台

在这一技术路线下，华为创新性地提出了“逻辑折叠（Logic Folding）”等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。

该体系的目标，是系统性降低时间常数 τ，从而推动性能、能效和晶体管密度持续提升。

按照“韬（τ）定律”路线，2026 年芯片 P 核频率将达到 3.1GHz。

麒麟 9030 Pro 的频率为 2.75GHz，而麒麟 2026 芯片峰值频率提升 12.7%，对应结果正好约为 3.1GHz。

后续，随着频率和晶体管密度稳步提升，预计到 2031 年，相关芯片晶体管密度将达到 400+MTr/mm²，主频达到 5.0GHz，并实现等效 1.4nm 制程的水平。