从技术节点看懂光刻的核心地位

发布时间：2026-05-24来源：半导体在线

2026年第二届先进光刻技术研讨会

由半导体在线主办的第二届先进光刻技术研讨会将于7月3日在上海举办，会议聚焦光刻机、掩模版、光刻胶等核心议题，欢迎参会、参展等合作！

扫码报名参会

开篇：光刻—芯片制造的“画笔”

光刻是集成电路制造中最关键的工艺之一，它利用光化学反应原理，将掩模上的精密图形转印到晶圆衬底上，为后续的刻蚀、离子注入等工艺奠定基础。无论是半导体器件、光电器件，还是微/纳米机电系统(M/NEMS)，都离不开光刻工艺。

在超大规模集成电路制造中，正是光刻设备、材料与工艺的持续进步，才让芯片上的器件越做越小、集成度越来越高，单个晶体管的平均造价也随之大幅降低。本文将对光刻技术的核心概念做系统梳理，为后续深入学习铺路。

一、芯片技术节点：衡量芯片工艺的标尺

在半导体领域，我们用技术节点(3nm/7nm)来描述芯片上器件的尺寸精度，其权威定义来自《国际半导体技术路线图》(ITRS)。由国际半导体制造技术联盟(SEMIATECH)与全球集成电路厂商共同制定。

集成电路主要分为逻辑器件和存储器件两大类，它们的设计复杂度与光刻需求截然不同，具体差异如下表所示：

从一个技术节点到下一个节点，器件的关键线宽(CD)会按0.7倍进行缩微。例如:32nm节点→32nm×0.7≈22nm节点。

摩尔定律：由Intel创始人戈登·摩尔于1965年提出，预测新技术节点研发周期约为18-24个月，本质是市场对高性价比芯片的持续追求，推动单个晶体管造价每年下降30%~35%。

在正式技术节点成熟前，厂商会利用现有设备研发“半节点”产品(关键线宽缩减不足70%)，以更快推向市场。例：45nm与32nm节点之间的40nm逻辑器件,32nm与22nm节点之间的28nm逻辑器件。

下表清晰展示了各技术节点逻辑器件的核心光刻参数（以栅极周期、第一层金属周期为核心指标）：

💡注:SOI=绝缘体上硅, Bulk=体硅材料,同一节点不同功能电路的关键线宽会有小幅偏差。

参考文献：

[1] 韦亚一. 超大规模集成电路先进光刻理论与应用[M]. 北京: 科学出版社, 2016.

[2] 国际半导体技术路线图委员会. 国际半导体技术路线图（ITRS）[R]. 2015.

[3] 伍强, 王帆. 先进光刻技术与工艺[M]. 北京: 电子工业出版社, 2020.

[4] Lin B J. Optical Lithography: Principles[M]. SPIE Press, 2010.

[5] 陈涌, 周常河. 极紫外光刻（EUV）技术进展与挑战[J]. 光学学报, 2021.

来源：芯片工艺工程师笔记

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。