三星豪赌手机HBM！

三星电子正在开发下一代HBM封装技术，旨在为移动设备提供高性能的设备端

AI

。该技术结合了超高纵横比铜柱和扇出型晶圆级封装（FOWLP），并对现有的垂直铜柱堆叠（VCS）技术进行了改进。

据业内人士上周透露，三星电子目前正在开发“多层堆叠FOWLP”技术。其目标是在智能手机和平板电脑等移动设备中实现高容量、高带宽的HBM。虽然服务器级HBM已经具备高带宽，但移动设备在尺寸、厚度、功耗和发热量方面面临着更为严格的限制。

传统的移动存储器（LPDDR）封装采用铜线键合技术。该技术存在一些局限性，例如I/O端子数量有限（128-256个）、信号损耗较大以及发热量和能效较低。为了解决这些问题，三星电子此前推出了VCS技术，该技术采用阶梯式堆叠DRAM

芯片

，并用铜柱填充。这项新技术采用超高纵横比的铜柱，将封装技术提升到了新的高度。

三星电子大幅提高了VCS封装中铜柱的纵横比，从现有的3-5:1提升至15-20:1，从而扩展了带宽。然而，当铜柱直径小于10微米时，弯曲或断裂的风险也会增加；为了弥补这一缺陷，三星电子采用了一种结合FOWLP工艺的方法。FOWLP是一种在

芯片

成型后向外延伸布线的技术，起到支撑铜柱的作用。




通过这种方法，可以在相同的空间内放置更多的I/O端子，从而使带宽提升15-30%，并可实现超过1.5倍的内存堆叠数量。由于这项技术仍处于研发阶段，因此难以确定其量产或商业化的时间表。然而，预计这项技术最早可能在Exynos 2800或Exynos 2900的后续版本中推出。




这一技术路线图被视为三星电子在其内存业务中，将重点放在以性能和稳定性为核心的高价值技术上，而非低成本和高效率上的证据。业内人士认为，移动HBM的技术优势将是决定未来高端

AI

智能手机市场份额以及Galaxy

AI

能否成功实现差异化的关键因素。




然而，一些人认为，由于服务器、数据中心和

AI

加速器等领域对HBM的需求预计在短期内仍将保持强劲，移动HBM的研发和量产速度可能会比计划路线图有所滞后。