刚刚，苏妈发全球首款2nm GPU和CPU，联手史上最大芯片，还给机器人造了颗芯

发布时间：2026-07-23来源：芯东西

多项性能超过英伟达、英特尔、Arm平台。

作者 | ZeR0

编辑 | 漠影

芯东西7月23日圣何塞报道，刚刚，在年度AMD Advancing AI大会上，AMD董事长主席兼CEO苏姿丰博士连放大招，发布AMD最强AI芯片Instinct MI455X GPU、“最强智能体CPU”Venice、“最强机架级AI基础设施”Heilos，还有一款专为机器人设计的Ryzen芯片。

今日AMD连宣7项重磅发布：

最强机架级AI基础设施Heilos
最强智能体服务器CPU“Venice”
Instinct MI400系列GPU（包括MI455X和MI430X）
风冷PCIe GPU MI350P
AI软件栈ROCm.ai
本地AI开发者平台“Gorgon Halo”
Kria AI机器人系统模块&开发者平台

同时，苏姿丰公布了AMD GPU、CPU、机架级AI基础设施的最新路线图。

GPU产品中，MI500系列预计明年发布，采用下一代HBM，支持更大的纵向扩展网络，并引入新的铜互连和光互连技术；MI600系列正在开发中，将于2028年发布。

下一代MI500的推理吞吐量将飙升到MI300X的2000倍以上。

服务器CPU中，今天发布的第六代“Venice”是AMD首款2nm服务器CPU，首用512线程和PCIe 6.0；第七代服务器CPU“Florence”将采用新一代制程节点和内存，预计2028年出货；第八代“Ravenna”正在开发中，预计2030年出货。

机架AI基础设施中，近三年路线图如下：

Helios今日发布，采用“Venice” CPU、MI455X系列GPU、Pensando “Vulcano” AI NIC和“Salina” DPU。
Helios 500明年问世，将采用“Verano” CPU、MI500系列GPU、Pensando “Como” AI NIC和“Monza” DPU。
Helios 600计划2028年出货，将采用“Ferrara” CPU、MI600系列GPU、Pensando “Palma” AI NIC和“Levanzo” DPU。

GPU方面，MI455X采用台积电2nm和3nm工艺技术，基于CDNA 5架构，拥有3200亿颗晶体管，采用Chiplet创新技术，将12个计算Chiplet及I/O Chiplet与432GB HBM4结合，并采用先进3D堆叠封装技术。

Signal65近期发布的一份独立报告显示，用多个主流开源模型做真实工作负载测试，上一代AMD MI355X GPU的吞吐量接近甚至超过英伟达B200，且具备高性价比。

AMD还推出一张面向企业服务器的风冷PCIe GPU——Instinct MI350P，拥有144GB HBM3E、约4TB/s显存带宽、PCIe 5.0×16，最高约600W，也可配置至约450W，单卡可支持最高约2600亿参数规模的模型。

MI350P每美元每秒产生的Token数量是英伟达RTX Pro 4000的4.2倍。

AMD内部重点测试了自主威胁检测和运行个人智能体两个场景，通过Token路由，一部分请求发送给云端前沿模型，另一部分则路由到运行在EPYC和MI350P上的开放权重模型，最终将Token成本降低约43%，本地运行工作负载的响应速度最高提高约3倍。

这种云端前沿模型与企业本地模型结合的混合架构，将成为企业AI的重要部署方式。

机架AI基础设施方面，AMD详细对比了Helios与英伟达Vera Rubin机架。Helios在FP4性能、FP8性能、HBM容量与带宽、横向扩展带宽方面都更胜一筹。

这些是AMD在Helios上实测出的性能：HBM带宽达20TB/s，FP4算力达20PFLOPS，单GPU纵向扩展带宽为3.2TB/s，横向扩展带宽为190GB/s。

AMD高管称，这些是“GPU厂商迄今公开过的最高实测数字”。

CPU方面，AMD将“Venice”跟本周刚披露的英伟达Vera CPU性能数据作对比：“Venice”的吞吐性能达到Vera的2.2倍，每核性能在开箱状态、还没做性能调优的情况下就领先20%。

搭载“全球最强智能体CPU”的机架，自然也就是“全球最强智能体CPU机架”。

本地AI方面，AMD Ryzen AI Max 400系列的高端升级版“Gorgon Halo”，拥有192GB统一内存，本地可运行3000亿参数级大模型。

物理AI方面，AMD发布Ryzen AI Embedded X100系列处理器、Kira AI机器人开发者平台、Kria AI系统模块、Kria AI机器人软件套件，并晒出机器人“朋友圈”。

AMD还强调了自家产品组合能把自主机器人从身到脑“承包”：

Kira AI：机器人的“大脑”，负责高级感知和推理。
Versal AI Edge：机器人的“脊柱”，负责高速数据与自适应计算。
Zynq UltraScale+：机器人的“关节”和实时控制。
Spartan UltraScale+：传感器连接与底层接口。

软件方面，AMD发布了ROCm.ai软件栈，并放出跑MiniMax M3、DeepSeek-V4 Pro的演示视频。

在这场发布会中，我们看到很多中国合作伙伴和模型的名字。比如字节、腾讯、阿里、月之暗面、联想等企业，以及MiniMax、DeepSeek、Kimi、Xiaomi MiMo、GLM、Qwen等模型。

有意思的是，除了发布自家AI芯片外，AMD还在会上宣布与凭借造出全球最大芯片而闻名的美国AI芯片公司Cerebras Systems建立技术合作伙伴关系，共同推出一种全新的解耦式AI推理解决方案，将AMD Helios机架级解决方案与Cerebras晶圆级引擎相结合，预计这两个计算引擎协同工作，每瓦每秒Token将提升到5倍。

Cerebras计划在其数据中心部署AMD Helios系统，该联合解决方案预计今年下半年通过Cerebras Cloud推出。

苏姿丰说，去年AMD预测AI加速器市场到2028年将达到约5000亿美元，但今天看来，它有些保守了。AMD现在预计，到2030年，AI加速器市场规模将达到约1.4万亿美元（约合人民币9.48万亿元）。

这意味着到本十年末，届时AI加速器市场的规模，将接近今天整个半导体市场的规模。

未来会出现多种不同类型的加速器。苏姿丰预计GPU仍将占据这个市场的绝大部分，因为AI算法依然处于早期阶段，工作负载还在快速变化，这种环境更有利于具备可编程性的GPU及其软件生态。

会后，苏姿丰及多位AMD高管接受智东西等全球媒体提问。苏姿丰谈道，AMD在服务器CPU领域拥有无可争议的领先地位，正在为未来AI计算需求铺设自己的道路，从MI450到MI500将是重大跃迁。

AMD认为自己的市场机会到2030年可以达到约2万亿美元（约合人民币13.54亿元），希望在所参与的细分市场中实现快于市场的增长。

01.

MI455X GPU：2nm制程+HBM4显存，

AI算力达40PFLOPS

AMD Instinct MI455X GPU是AMD迄今最先进的AI芯片，也是全球首款2nm GPU芯片。

MI455X基于新一代AMD CDNA 5架构，拥有3200亿颗晶体管，最高配备432GB HBM4显存，支持FP4、FP6、FP8等AI数据格式。

该GPU采用Chiplet设计，其中计算Chiplet采用台积电2nm制程工艺，其他Chiplet采用不同工艺。

与上一代MI355X相比，MI455X实现了代际跨越：

432GB HBM4显存，比当前竞品先进方案高50%。
理论显存带宽最高23.3TB/s，提升至上一代的2.9倍。
MXFP8峰值浮点算力达20PFLOPS，是上一代的4倍。
MXFP4峰值浮点算力达40PFLOPS，是上一代的4倍。

跑DeepSeek-V3模型时，MI455X的Token吞吐量最高可达到MI355X的34倍，每Token成本最高可降低至原来的1/18。

MI455X的GPU创新主要集中在计算、缓存与内存系统、实际工作负载效率。

相较MI300/MI350系列，MI400系列的内部架构有些调整，在这一代计算架构中改用WGP（Workgroup Processor，工作组处理器）作为核心计算组织单位，而没有沿用计算单元（Compute Unit）的表述。

XCD（Accelerator Complex Die）包含WGP。每个XCD有2个Shader Engine，2个Shader Engine被封装在一个计算Chiplet中。每个Shader Engine物理实现17个WGP，其中启用16个，另一个用于提高制造良率。

每颗GPU具有两个全局L2缓存，每个容量为96MB。

MI455X与MI355X的一项重要区别是，L2缓存由多个计算Chiplet共享，每组8个Shader Engine共享一个全局L2。而在MI300/MI350系列中，每个Chiplet拥有自己的L2缓存。

因此，新一代重新划分了不同裸片之间的逻辑功能。两个L2缓存通过AMD Infinity Fabric连接并保持一致性。HBM4位于Infinity Fabric另一侧，两个L2均可访问整个显存空间。Infinity Fabric还把GPU核心与显存系统连接到纵向扩展域内的其他GPU，以及横向扩展网络。

逻辑重新划分也对应新的Chiplet划分方式。

L2缓存被移到FCD，即Fabric and Cache Die（Fabric与缓存裸片）。FCD位于XCD下方，构成3D堆叠结构。每个FCD包含一个96MB L2缓存，对应6组HBM4接口，与8个Shader Engine相连的逻辑。

整颗GPU包含2个FCD，通过中央Infinity Fabric链路连接，芯片两端还配置I/O Die。

XCD采用台积电N2工艺，FCD和IOD则采用适合缓存与I/O的其他先进工艺，封装周围有12组HBM4。

在封装层面，MI455X使用有机基板和台积电CoWoS-L 2.5D封装。

与MI300/MI350系列所采用的基于大型硅中介层的CoWoS-S不同，CoWoS-L在有机基板中嵌入局部硅桥。这种封装方式能够支持比MI355X更大的GPU模块。

XCD通过AMD此前几代已使用的3D混合键合技术堆叠在FCD上，形成SoIC模块。HBM4和I/O Die再通过CoWoS-L与这些模块互连。

这种组合使AMD可以针对架构拆分后的不同部分，选择合适的互连方式：

XCD与L2之间需要极高带宽和极低时延，因此采用3D互连。
其他对时延容忍度更高的连接采用2.5D横向互连。

计算方面的变化包括：

MI455X是首款以Wave32为主要执行模式设计的Instinct GPU，并取消了对Wave64的支持，可降低指令延迟，减少分支发散惩罚，降低寄存器压力。
新增MXFP8、MXFP6、MXFP4支持，还有支持更细粒度缩放因子的MXFP4量化。
新增tanh指令，把MI355X已有超越函数的吞吐提高1倍。
MI455X与MI355X都启用256个WGP的架构，因此总体吞吐提升主要来自单个WGP能力的提高，MXFP8和MXFP4的计算吞吐量最高是MI355X的4倍，MXFP6的计算吞吐量最高是MI355X的2倍。

缓存与内存层级方面，MI355X使用HBM3E，并在显存与L2之间设置Infinity Cache。MI455X升级至432GB HBM4，同时取消独立Infinity Cache层，把容量和带宽集中到更大的全局L2。

每个FCD上的单个L2，带宽就达到MI355X整体Infinity Cache聚合带宽的1.5倍；两个L2合计则达到3倍。两个L2各自缓存整个GPU地址空间内的数据，并由Infinity Fabric保持一致性。

全局原子操作也被重新放回L2。系统范围原子操作仍由Infinity Fabric支持；GPU设备范围内的原子操作则直接在L2中执行，吞吐显著高于MI355X。

从L2到WGP的有效张量带宽最高放大到4倍，单SIMD寄存器与每个WGP的LDS（Local Data Share）容量提高至2倍。单SIMD的VGPR（Vector General-Purpose Register）也扩展到2倍。

为了减少数据移动和提高利用率，AMD让数据搬运与计算充分重叠，提高GEMM、Flash Attention和短Kernel等AI负载的实际利用率与交付性能。

通过TDM（Tensor Data Mover）让数据在全局显存与LDS之间直接异步传输，减少寄存器中转。
通过多个WGP组成集群、数据组播和预取，降低重复内存访问并隐藏延迟。
借助更灵活的屏障同步和更低的Kernel调度延迟，减少各执行阶段的等待与空转。

MI400系列重新设计了系统DMA。过去，软件可见的DMA队列与物理DMA引擎直接绑定。新架构将其分为DMA前端（软件可见的逻辑接口）和DMA后端（了解GPU内部物理位置、显存分布和外部链路位置的执行引擎）。

软件只需提交DMA工作项，不必理解虚拟地址如何映射到物理地址，也不必知道数据、引擎和纵向扩展链路在芯片上的物理位置。系统会把工作项拆分，并在多个DMA后端之间负载均衡。

MI455X支持与MI355X类似的NUMA和分区模式。整颗GPU可以作为一个大型NUMA域运行，对整个GPU进行细粒度地址交错；也可以拆成两个NUMA域，每个域主要使用自己的L2和相邻HBM。

双NUMA模式减少缓存一致性压力，使内存访问更加本地化，从而提高效率。配合计算分区，软件可以更有空间感知地调度任务和分配内存。

GPU也支持虚拟化，可划分为1、2直至8个更小的逻辑GPU，并相应运行最多8个虚拟机。虚拟机之间的显存隔离由GPU硬件负责，并不完全依赖NUMA划分。

安全方面，MI400系列的安全体系以硬件加密信任根为基础，搭配机密计算，同时提供强租户隔离。

02.

Helios：超过18000个GPU计算单元，

每美元比英伟达机架多生产30%的token

过去两年，每月Token消耗量暴涨158倍。前沿AI需要一套开放的机架级蓝图。

对此AMD构建了一套完全集成的机架级解决方案：CPU负责系统编排，GPU负责AI计算，高速网络承担无瓶颈通信，ROCm软件栈把各部分连接。

今天，AMD正式推出Helios机架级AI平台。

Helios基于开放标准设计，包含72张Instinct MI455X GPU和18张“Venice” CPU，通过Pensando网络技术扩展，并由ROCm开源软件加速。

主机计算：“Venice” CPU，配备96个高频核心、PCIe 6.0连接及1.6TB/s内存带宽。
AI加速：MI455X GPU，拥有40PFLOPS FP4峰值算力、432GB HBM4、19.6TB/s显存带宽。
纵向扩展网络：有6个专用交换托盘负责，通过Pensando DPU和基于以太网的UALink（UALoE）技术，可将72颗GPU连接成一个统一系统，合计提供260TB/s的纵向扩展带宽。
横向扩展网络：Pensando “Vulcano”AI NIC，单块板最多可以配置6颗Vulcano器件，每个Helios计算托盘配置2块相关网络板卡，并采用开放的Ultra Ethernet技术。

MI455X安装在AMD称为增强型加速器模块（Enhanced Accelerator Module，EAM）的生产模块上，并直接部署到Helios中。EAM不只包含GPU封装，还在一个紧凑、可维护的模块中集成了GPU、HBM内存、供电系统、高速接口、系统管理、液冷冷板。

AMD称Helios是“全球性能最高的机架级AI基础设施解决方案”，整套机架可提供：

超过18000个CDNA 5 GPU计算单元。
超过4600个Zen 6 CPU核心。
72颗MI455X GPU。
2.9EFLOPS FP4峰值算力。
1.4EFLOPS FP8峰值算力。
31TB HBM4，1.7PB/s带宽。
43TB/s横向扩展带宽，260TB/s纵向扩展带宽。

这就是AMD认为大规模运行智能体AI所需要的系统能力。

相比英伟达Vera Rubin NVL72解决方案，Helios的AI算力高出15%，HBM容量高出50%，横向扩展带宽高出50%。

这意味着Helios能为大模型提供更高性能，为长上下文提供更多内存容量，并拥有把系统扩展到数千个机架所需的带宽。

在跑Kimi K2 Thinking模型时，Helios的吞吐量比英伟达Vera Rubin方案高出10%~15%。

据AMD披露，相比英伟达Vera Rubin NVL72，Helios每美元可多产生最多30%的Token。

Helios现已进入生产阶段。AMD并不是直接把Helios作为一套整机产品出售，而是与合作伙伴协同，确保组成一套Helios机架所需的所有部件都能准备就绪，能够确定性地向最终用户交付。

OpenAI、Meta、Anthropic、微软、Oracle都选用了Helios参考设计。三家顶尖大模型公司已承诺以吉瓦级规模部署Helios。

03.

Venice CPU：实测打败

英伟达、英特尔、Arm平台

随着AI产业重心转向推理，每Token成本变得极其重要，CPU正重新走到舞台中央。

在数据中心领域，AMD服务器CPU的市场份额从2017年的大约0.2%，一路飙升到如今的46%。

回顾AMD历代服务器CPU，第一代是“Naples”，第二代“Rome”提升了线程密度，第三代“Milan”进一步建立了单核性能优势，从第四代“Genoa”开始产品提供不同优化方向，继而发展到“Turin”和“Venice”。

第六代“Venice”相比第一代实现了18倍的吞吐性能。

当前正在快速放量、进展良好的第五代AMD EPYC 9005（代号“Turin”），已展现出性能优势：

在通用CPU服务器场景中，性能最高可达相较88核英伟达Vera的2.4倍。
作为强调峰值频率的GPU服务区主机节点，性能比72核英特尔至强6960P方案提升28%。
在智能体CPU沙箱场景中，每瓦可承载的智能体数量是88核英伟达Vera的2倍。

“Turin”不只面向AI或通用计算的处理器。

相比128核英特尔至强6980P，其SPEC CPU性能提升40%，企业级性能提升40%，HPC性能提升80%，基于CPU的AI性能提升70%。

第六代AMD EPYC 9006系列“Venice”，更是将CPU性能提升到一个新的层次。

AMD将“Venice”系列称作“面向智能体时代的全球最强服务器CPU”，包括4款产品：

（1）“Venice” SP7：面向最高性能和大规模应用，最高256核/512线程，最大带宽达1.6TB/s，支持64Gbps PCIe 6.0，96个核心拥有5.0Ghz频率。

（2）“Venice” SP8：在高性能与系统成本之间取得平衡，8~128核，双路系统提供8个内存通道，128条PCIe通道，提供高频型号（HF）和面向NEBS环境优化的型号。

（3）“Venice-X”：面向AI预处理和HPC，最多96核，16个内存通道，最高12.8GT/s MRDIMM/DDR5，1152MB大容量L3缓存，最高5.15Ghz频率。

（4）“Verano”：提高机架级效率，最多72核，LPDDR5X内存，增强版xGMI互连传输速率。达112Gbps，最高5GHz频率。

截至本周，“Venice” SP7已进入量产阶段，预计2026年第四季度开始出货；“Venice” SP8将在2027年第一季度出货，“Venice-X”和“Verano”计划在2027年第二季度出货。

这是一个功能丰富、覆盖面很广的现代AI数据中心CPU产品组合。

计算：“Zen 6c”核心最高256核/512线程，“Zen 6”核心最高96核/192线程，提供1152MB L3 3D V-Cache，最高功耗600W。
存储：8000MT/s 16通道DDR5，12800MT/s 16通道MRDIMM，支持24通道LPDDR5X内存，并采用可现场更换的SOCAMM2内存模块。
I/O：首批支持PCIe 6.0的CPU，传输速率为64GT/s；第五代AMD Infinity Fabric。
安全：面向机密计算需求，增强硬件信任根，支持对物理攻击和侧信道攻击的缓解措施。

它能作为优秀的GPU主机节点，最大限度提高GPU利用率，也能在智能体时代的CPU沙箱中，具备出色的技术属性，将可承载的智能体数量最大化。

与英伟达、英特尔、Arm CPU相比，“Venice”有如下优势：

在通用CPU服务器上，性能是88核英伟达Vera的3.3倍。
作为GPU主机节点，前沿模型推理的每秒Token数是英特尔至强6960P的1.8倍。
在智能体CPU沙箱中，每瓦智能体数量是136核Arm AGI的2.8倍。

AMD使用相同编译器，复现了英伟达白皮书中公布的Vera CPU各项条件，发现无论是绝对性能、每瓦性能、每核性能、带宽，还是以不同订货型号（OPN）服务现代数据中心多种需求的能力，“Venice”都有优势：“Venice”的吞吐性能是Vera的2.2倍，开箱状态下每核心性能比Vera提升20%。

相比英特尔和Arm平台，“Venice”吞吐量达到2倍，每核心性能达到1.3倍。

在企业级应用中，相比第六代英特尔至强，256核“Venice”可实现2.5~3.7倍的性能优势。

在生命科学、量子化学、气候预测等HPC场景中，256核“Venice”的性能是128核英特尔至强6980P的1.8倍~3.1倍。

一个使用了五年的老旧数据中心，如果有大约1000颗英特尔至强处理器，只需82颗“Venice”就能完成替代，替换比例约为12:1，由此可减少77%功耗、92%的服务器数量、40%的5年TCO。

作为主机CPU，相比上一代“Turin”，“Venice”运行前沿模型的每秒Token数增加80%。

“Venice”可提供多种高密度方案。在一种配置中，其每机架最高可达到约4.9万个CPU核，相当于88核英伟达Vera方案的2.2倍。

该处理器现已进入量产阶段。

04.

网络三利器：400G DPU、

UALoE、800G AI NIC

AMD多年来一直在建设前端网络、纵向扩展网络（scale-up）和横向扩展网络（scale-out），并在三个领域分别形成了领先方案。

Helios网络系统包括三层：

（1）前端网络：第三代Pensando Salina DPU，400G带宽，性能翻倍，负责软件定义网络、在线加密和多种安全服务，并支持分离式存储架构，如NVMe over Fabrics和KV Cache卸载。

（2）纵向扩展网络：第一代UALoE fabric，可将72颗GPU连成像统一GPU资源池那样运行，提供260TB/s带宽（上一代的3倍），建立31TB HBM4统一内存，具备高可靠性与高可用性。

（3）横向扩展网络：第二代Pensando “Vulcano” AI NIC，800G，PCIe 6.0、UAI，每颗GPU最多可配3张AI NIC，从而提供最高2.4Tbps的总带宽。

1、Salina DPU：为智能体卸载基础设施任务

在前端网络中，DPU影响到基础设施能同时运行多少智能体、智能体记忆能维持多久，以及整个基础设施能以多高的效率扩展。

Salina DPU的性能是英伟达BlueField 3的1.4倍。其NVMe over Fabrics能力和缓存管理卸载，可让存储在物理上解耦，同时在GPU看来仍是一个共享资源池，还能在保持安全性与租户隔离的同时，处理KV Cache上下文的检索与放置。

这样既能降低网络时延，也能释放CPU周期，让CPU把更多资源用于提高智能体AI密度。

AMD的一家超大规模客户通过采用DPU，在每台服务器上释放了22个CPU核心，显著提高基础设施性能。

2、UALoE：开放的纵向扩展架构

UALoE是一种开放、基于以太网的纵向扩展架构，注重可靠性、可用性和可维护性（RAS），旨在让链路中断、交换机故障或丢包等问题不至于迫使任务整体重启，也不必付出昂贵的检查点恢复代价。其还在端点执行在线加密，以支持机密计算，并针对不同的故障场景进行妥善处理。

Fabric Manager是UALoE背后的软件定义智能系统，为零接触部署、监控和全生命周期管理提供统一控制界面，能提供细粒度可观测性与遥测数据，展示网络健康状况和性能，借助内置RAS能力恢复故障，并在潜在问题影响工作负载之前发出提示。

其虚拟POD机制可将一套72-GPU系统划分为多个虚拟POD，在每个vPOD内建立相应的隔离、韧性与可靠性，进一步提高系统级可用性。

3、Vulcano 800G AI NIC：每GPU带宽提升50%

在横向扩展网络中，Vulcano支持智能负载均衡、硬件拥塞管理，以及快速丢包检测与恢复，使GPU能够最大限度利用网络带宽，同时降低时延和抖动。

这些能力结合起来，每GPU带宽可提升多达50%，将大语言模型训练速度提升13%，通过多平面网络和智能数据包分发可将网络成本降低33%。

05.

本地AI：

把3000亿参数模型搬到桌面

本地模型正以惊人的性能增速演进。过去需要超过1000亿参数模型才能达到的性能，如今正在下沉到约90亿参数的模型。

如今，90亿参数级模型能装进一台主流AI PC，比如配备足够内存的Ryzen AI 400，就能支持最高240亿参数的模型。

之前在CES上发布的Ryzen AI Halo开发者平台，即插即用，拥有128GB统一内存，最高可运行约2000亿参数的模型，也能构建多智能体工作流。

ROCm软件栈能横跨AMD不同硬件平台运行。开发者可在本地完成大量开发工作，比如先在Ryzen AI Halo上运行模型、进行微调和开发功能，再使用同一套软件，无缝迁移到性能更强的数据中心产品。

AMD正在全面深化与全球最大开源AI社区Hugging Face的合作，目标是让开发者能够无缝调用Hugging Face模型，并在AMD平台上轻松发挥其能力。

每台Ryzen AI Halo将附赠一年Hugging Face Pro订阅，鼓励开发者充分利用这一生态。

之前AMD还在Computex上介绍了新一代产品，代号“Gorgon Halo”，对应新一代Ryzen AI Max PRO 400系列，把统一内存支持从128GB提高到192GB，将本地可运行模型的上限从约2000亿个参数提高到约3000亿个参数。

AMD已形成广泛的个人AI系统生态，形态包括笔记本电脑、工作站、小型台式机和开发者平台等。

06.

物理AI：推出X100系列处理器，

掏出机器人开发全家桶

AMD嵌入式业务在物理AI领域拥有很长的历史。其业务部门很大一部分来自AMD对赛灵思的收购。赛灵思进入机器人领域已超过20年。

物理AI的核心可以概括为感知、理解、行动。而FPGA在这三个环节都有优势。

面向物理AI和机器人领域，AMD发布Ryzen AI Embedded X100系列处理器、Kira AI机器人开发者平台、Kria AI系统模块（SOM）、Kria AI机器人开发者平台，以及AMD机器人合作伙伴网络。

（1）Ryzen AI Embedded X100系列处理器：16核“Zen 5” CPU，具备独显级能力的RDNA 3.5 iGPU，XDNA 2 NPU（特别适合低功耗、始终在线的推理）。

（2）Kria AI系统模块（SOM）：一块预先完成高速接口和基础计算模块设计的模块，底部配有一组连接器，可插入客户设计的载板，帮助产品快速进入市场。

经测试，与英伟达Jetson AGX Thor对比，Kira AI平台可实现3.4倍的实时控制性能、2.3倍的并发智能体数量、1.6倍的CPU容量。

（3）Kria AI机器人开发者平台：计划今年第四季度出货，将搭载Ryzen AI Embedded X100 SOM和一块参考载板结合。参考载板上配有AMD Spartan UltraScale+ FPGA，用于传感器聚合和传感器融合。

设备背面提供常见的以太网、USB和显示输出等接口。前面板专为机器人设计，用于接入时间敏感网络、摄像头和各类传感器。开发者可在几天内完成从概念到原型的过程。

AMD将开放载板的原理图、物料清单（BOM）以及载板上FPGA的RTL设计，使客户能根据具体应用修改设计，快速进入市场。

开发者可在云端使用AMD Instinct GPU训练基础机器人模型，再使用同一软件栈，把模型部署到Ryzen AI Embedded X100处理器和Kria AI机器人开发套件上。

AMD正在构建一套从训练到部署的软件栈，包括机器人核心SDK、更广泛的物理AI SDK以及未来持续扩展的软件开发套件。

其机器人合作伙伴网络也日益壮大，包括模型、中间件、传感器、应用与系统、物理仿真合作伙伴，以及负责测试、验证和产业协作的相关组织。

07 .

软件：发布ROCm.ai软件栈，

让智能体加速AI开发

AMD一直在扩展ROCm生态及其能力，目前ROCm已支持Hugging Face上超过300万个模型，能在新开源模型发布首日就提供支持。

过去一年，外部开发者对ROCm开源软件栈的贡献增长了10倍以上。ROCm的发布节奏已从过去每4-6个月一次，加快到大约每六周一次，显著提高了新功能交付速度、性能以及开箱即用体验。

AMD与多家开源项目紧密合作，甚至直接提供硬件，让Hugging Face、PyTorch、vLLM、SGLang等项目运行每日持续集成（CI）测试。

AMD的软件战略的核心支柱包括：开源、高层抽象、AI辅助、ROCm Everywhere。

AI辅助正在大规模进入开发流程，已显著提高AMD的生产效率。例如，在MI450/Helios相关工作中，AMD已支持最新发布的Kimi等模型。智能体工作流可帮助团队快速完成移植和优化。

今日，AMD推出一款AI驱动的平台ROCm.ai软件栈，包括：

Skills层：面向Claude Code、Codex、Cursor等编程智能体。
HyperLoom层：端到端AI工作负载优化。
框架集成层：PyTorch、vLLM、SGLang、JAX等。
核心SDK：库、编译器和工具、运行时。

该软件栈将于今年8月可用。

其中，HyperLoom是一套智能体工作流，能运行并分析模型，对模型进行性能剖析，定位通信、GEMM或其他内核中的瓶颈，发现可以融合的相邻内核，自动执行优化，不断重新测试并迭代。

例如，HyperLoom可以调优GEMM、融合内核、改变内存访问模式，或者采用memory swizzle改善数据局部性。经过反复迭代后，它会输出相应的性能提升结果。

会上播放了ROCm AI工作流演示视频：使用Claude Code，输入“用HyperLoom优化MiniMax M3推理”，系统首先用最新配方运行模型，得到性能基线，随后进行性能剖析，发现某个GEMM需要调优，完成调优后又发现需要生成带memory swizzle的内核，于是使用Triton自动生成。

只经过一次点击，它就将性能提升了38.3%。

AMD在过去一年持续把这类技术应用到前沿开放模型上，推理性能提高到ROCm 7初期的3.3倍，训练性能提高到约2.4倍。

另一个演示是用Codex在AMD Helios上运行拥有1.6万亿参数的DeepSeek-V4 Pro模型：Codex自动配置环境、启动模型，并确认模型已经运行，随后用户要求它“写一首关于Advancing AI的诗”，模型便生成相应内容。

AMD能在新模型上实现Day-0支持，重要原因之一正是智能体的优化速度极快，它们能够日复一日帮助团队适配和优化数以千计的模型，速度超过仅依赖人工工程师的方式。

以DeepSeek-V4 Pro为例，从4月获得Day-0支持到现在，在相同硬件、相同模型上，AMD仅通过软件优化，就在大约3个月内取得了5.3倍的性能提升。

在HPC方面，部分竞争平台已弱化硬件原生FP64，更多依赖模拟，因此速度会慢很多。AMD的优势之一是Chiplet架构，可根据目标产品灵活组合FP4与FP64计算能力，AMD Instinct MI430X就采取这种方式。

MI430X能够提供高达288TFLOPS的硬件级FP64科学计算性能。与英伟达Vera Rubin相比，MI430X可实现8.7倍的FP64算力、多50%的HBM4容量、多6%的HBM4带宽。

08.

结语：将完整系统级设计交给客户，

AMD迈出重要一步

过去数年，AMD一直坚持四项原则：提供领先的性能与总拥有成本，提升迁移便利性，全软件栈开源，以客户为中心。

其AI合作伙伴生态正愈发繁荣，包括越来越多的云服务提供商（CSP）、新型云服务商（NeoCloud）、OEM、ODM，以及本地部署合作伙伴。

今日发布的Helios，对AMD而言是重要的一大步，这意味着AMD通过在协同设计、协同工程的机架中提供全部关键组件，让客户得以获得完整的AMD端到端方案价值。

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。