晶圆制造全流程：从裸硅片到完成互连

发布时间：2026-07-25来源：半导体之芯

先记住一句话：晶圆制造不是把几十道不同工艺各做一遍，而是围绕“加材料、画图形、去材料、改性质、做平坦、再量测”反复循环。前道形成晶体管，中段做接触，后道用多层金属把器件连成电路。

01｜为什么一块裸硅片要经历这么多步骤？

芯片版图包含大量不同功能的层：有的定义隔离区，有的定义栅极和源漏，还有的定义接触孔、通孔与金属线。每一层都要先把图形准确放到晶圆上，再用刻蚀、注入、沉积或生长把图形转成真实结构。现代工艺因此包含数百到上千个工序动作，并在严格洁净和温度控制下运行。

最容易记忆的方法不是背设备清单，而是先把流程分为三段：FEOL前段制程负责形成晶体管，MOL中段制程负责把源、漏、栅接出来，BEOL后段制程负责多层互连。不同节点和器件结构会改变具体顺序，但这条主线基本稳定。

02｜FEOL怎样在硅片上做出晶体管？

流程从抛光硅片和表面清洗开始，某些产品还会先做外延。随后通过氧化或薄膜沉积、光刻、刻蚀和离子注入形成阱区与浅沟槽隔离，使相邻器件在电气上分开。每次注入后还要结合退火，激活掺杂并修复晶格损伤。

器件区接着形成栅介质与栅电极，再构造侧墙、源漏区和接触增强结构。先进逻辑可采用高k金属栅、FinFET或GAA，并存在先栅、替换金属栅等不同整合路线，所以不能把某一张简化流程图当成所有晶圆厂唯一配方。FEOL结束时，晶体管已经能够控制电流，但还没有组成完整电路。

03｜MOL和BEOL怎样把晶体管连成电路？

MOL先在源、漏和栅上制作低电阻接触。典型步骤包括形成硅化物、沉积层间介质、光刻并刻蚀接触孔、填入钨或其他导体，再通过CMP去除表面多余材料。它既要接得上，又要避免接触电阻、空洞和对准误差吞掉器件性能。

BEOL在器件上方反复制作介质层、金属线和层间通孔。以铜互连为例，常见路线是在低k介质中刻出沟槽和通孔，形成阻挡/衬垫与种子层，电镀填铜，再用CMP抛去表面铜。完成一层后再做上一层，直到局部细线、全局粗线、电源网络和顶层焊盘全部形成。

图1：完成器件、接触和多层互连后的概念剖面

04｜为什么沉积、光刻、刻蚀和CMP不断重复？

晶圆上的三维结构靠逐层叠加获得。沉积或生长负责提供材料，光刻决定“哪里需要”，刻蚀或注入决定“材料如何被去除或改性”，清洗负责控制残留与污染，CMP恢复下一层图形所需的平坦表面。量测和缺陷检查穿插其中，用来确认线宽、膜厚、套刻、形貌和颗粒是否仍在工艺窗口内。

单个步骤看似合格，也可能在后续叠层中放大偏差。例如表面不平会影响光刻焦深，通孔偏移会降低接触面积，金属填充空洞会增加电阻和可靠性风险。晶圆制造真正困难的地方是工艺整合：每一步不仅要完成自己的任务，还不能破坏已经形成的结构。

图2：从晶圆准备、FEOL、MOL到BEOL和晶圆测试的主流程

05｜本篇记忆卡

一句话定义：晶圆制造是通过多次材料、图形与性质控制，在硅片上构建晶体管和多层互连的过程。

核心因果链：版图分层 → 图形转移 → 材料增加/去除/改性 → 平坦化与量测 → 器件形成 → 多层互连完成。

① FEOL做晶体管，MOL做接触，BEOL做多层金属布线。

② 光刻只定义图形，真正改变晶圆的是刻蚀、注入、沉积、生长等工艺。

③ CMP、清洗和量测不是辅助动作，而是保证后续叠层与良率的关键环节。

常见误解：芯片制造是一条从光刻到刻蚀的单次流水线。错误；同类模块会针对不同层反复执行，具体整合顺序还随器件与节点变化。

END

关注“半导体之芯”，用结构图和流程图建立可复述的半导体知识框架。

相关知识：FEOL、MOL、BEOL、光刻、刻蚀、离子注入、薄膜沉积、CMP与金属互连。