台积电CoWoS良率可达99%

发布时间：2026-08-12来源：半导体技术天地

半导体技术天地 振兴国产半导体产业！

台积电先进封装技术暨服务副总经理何军在8月11日的 OCP APAC 峰会上表示，台积电已量产的 5.5 倍光罩尺寸 CoWoS 先进封装技术可在部分产品上达到 99% 的良率。

5.5 倍光罩尺寸 CoWoS 这一 2.5D 异构集成方案已在多个 AI 客户产品上得到验证，良率可稳定超过 98%，部分产品上可达到 99% 的良率。台积电未来计划在 2029 年推出 14 倍光罩尺寸的超大面积 CoWoS。

何军幽默表示，短短几年CoWoS已成为中国台湾家喻户晓的名词，因此他自我介绍时都说是“嗨，那个搞CoWoS的人（I'm the CoWoS guy）”。三年前，台积电董事长魏哲家指派他接手台积电的后段封装营运，那时AI还没来临，他以为工作会很轻松，只要加速技术移转、升级当时较老旧的封装厂即可，但想不到后来AI爆发，3D IC、CoWoS等先进封装需求高涨，他手上已经拥有10座先进封装厂。他也坦言，“这是一段非常不可思议的旅程”。

为加快3DFabric制造能力的扩张，以满足客户的高需求，台积电CoWoS近年来产能的年复合增长率超80%，SolC产能的年复合增长率更是高达90%以上。何军在演讲中提到，先进 SolC 的验证正加速从器件级走向系统级：同一芯片在引入不同系统后部分情况下会出现边缘损伤，而这是器件级分析所未能预知的；另一方面，器件级的应力问题在安装到 PCB 后实际上也可能消失。

而目前半导体全产业链的供应紧张也在助推这一趋势。下游客户为保障供应稳定，选择多元化 ABF 基板供应，而来自不同厂商的基板在参数禀赋上有所差别。如不能针对性优化，那系统层面的良率将大幅恶化。

何军坦言，全球正在见证一个转变，从以数据中心为核心的AI训练，走向将AI嵌入日常装置，包括智能手机、PC、AR、VR、机器人以及汽车。

AI演进不只带来机会也带来挑战，目前业界通过小芯片（Chiplet）突破光罩尺寸（reticle size）限制，并通过模拟电路与运算内存块分离，降低迁移至最新硅制程技术的成本门坎。

*免责声明：以上内容整理自网络，不代表小编的观点和立场，仅供交流学习之用。如有任何疑问或异议，请留言与我们联系。

- END -

爆料｜投稿｜合作｜社群

文章内容整理自网络，如有侵权请联系沟通

投稿或商务合作请联系xd211ic

有偿新闻爆料请添加微信
xd211ic

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。