视频时钟设计常见问题与晶振选型避坑指南

视频设备对参考


时钟


的要求，比很多人想象中更苛刻。画面撕裂、间歇黑屏、


认证


不过，排查到最后，问题往往落在一颗不起眼的晶振上。

一、视频时钟设计最常见的问题

1. 高速口眼图余量不足，串行链路抖动超标

根因：选型时只盯着晶振的


RMS


抖动值，忽略了 PLL 倍频后抖动会随倍频系数恶化，链路总抖动超出预期，导致眼图余量不足。

2. 视频墙拼接缝合处瞬时撕裂，多路切换画面错位

根因：多颗独立晶振各自起振，频率偏差和起始相位互不相关。视频墙和多路输出要求时钟严格同源（GenLock），相位不相关就会导致切换瞬间帧边界错位，产生撕裂或黑屏。

3. 两颗 RMS 抖动相同的晶振，链路表现差异明显

根因：RMS 总值相同不代表相噪分布相同。近端相噪（偏移小于10kHz）差异大的晶振，PLL 锁定和跟踪性能有明显区别。只看积分总值、不看谱密度分布，就容易踩坑。

4. EMI 过了，视频链路却开始出错

根因：为了过 EMI 给参考时钟开启扩频（SSC），调制本身会引入额外频偏和抖动。在


HDMI


2.1 FRL 或 DP 高带宽模式下，接收端 CDR 的跟踪带宽有限，过大的调制频偏可能直接导致 CDR 失锁或误码。

5. 实验室测相噪达标，上机后近端相噪急剧恶化

根因：晶振及时钟芯片的


电源


抑制比（PSRR）有限。理想电源下测试正常，但板载


LDO


选型不当或去耦不到位时，电源纹波会


耦合


进参考时钟，导致近端相噪显著抬升。

二、视频晶振选型避坑指南

1. 对齐协议规范与主控要求

选型第一步不是挑晶振，是确认


接口


规范——HDMI 2.1 与 DP 2.0 的参考时钟抖动要求不一致。先把链路抖动预算分配清楚，再回头选晶振。

2. 确定输出类型与电平标准

低速板卡用单端（CMOS）即可，高速链路优先差分输出（LVPECL / LVDS / HCSL）；并确认与接收端电平标准匹配，避免跨接失配。

3. 核验时钟树频点

主控靠 PLL 把参考时钟分频、倍频成各路所需频率，晶振频点不对，整条时钟链就对不上。

4. 解析晶振相噪谱密度

晶振的 RMS 总值相同不代表相噪分布相同，近端与远端相噪对系统影响完全不同。

5. 晶振供应商工程支持能力兜底

确认晶振厂商的样品交期、定制频点能力，以及是否提供实测相噪报告。量产风险需在选型阶段排除，而非量产后缺货时紧急替代。

时钟是视频链路里最容易被低估的"硬骨头"，多数系统性故障在初期研发阶段梳理清楚时钟树即可规避。

如果正在做视频方案，SC


TF


星通时频不仅能提供从 XTAL 石英晶体


谐振器


、SPXO 石英晶体


振荡器


到 DXO 差分晶振、VCXO 压控晶振等全系列国产晶振，更愿意从时钟树设计源头协助


工程师


进行抖动预算分解与相噪匹配分析，欢迎交流探讨。