GaN为什么不能直接长在硅上？缓冲层、应力与缺陷

发布时间：2026-08-22来源：半导体之芯

GaN外延是在衬底上按晶向继续生长氮化镓薄膜。把GaN长在大尺寸硅片上有成本优势，但两种材料并不“合拍”：晶格和热膨胀都不同。读完本文，你能说清缓冲层为何要分层、冷却时应力怎样产生，以及哪些缺陷会影响器件。

一句话结论：GaN不能简单地直接长在硅上；必须用多层缓冲结构逐步处理成核、应力、位错和漏电，而且四者需要一起平衡。

01｜GaN和硅为什么“不合拍”？

在一种晶体上生长另一种晶体，叫异质外延。GaN-on-Si通常用金属有机化学气相沉积，也就是MOCVD，在Si(111)晶圆上逐层生长。难点是让新晶体按正确取向生长，并在冷却后保持完整。

GaN与硅的晶格和晶体结构不同，初始成核会形成小晶岛；晶岛合并后的错位可向上延伸成穿通位错。两者热膨胀也不同：高温生长后，GaN想比硅收缩得更多，却被硅衬底拉住，因此容易出现拉应力。

02｜缓冲层为什么不是一层膜？

典型GaN-on-Si结构会先放置薄的AlN成核层，再使用组分渐变的AlGaN层、AlN/GaN超晶格或其他应力调节结构，之后才是较厚的高阻GaN缓冲层、GaN沟道和AlGaN势垒。图中是帮助理解的常见示意，具体产品会按电压等级、晶圆尺寸和工艺平台调整层数、顺序与材料。

图1｜GaN-on-Si常见外延层次示意。渐变层与超晶格是两类常见应力方案，并非所有产品都同时采用。

这些层各有任务：成核层建立界面；渐变层或超晶格分段调节晶格与应力；高阻缓冲层抑制垂直漏电并帮助器件承压；上方沟道和势垒形成主要导电区域。缓冲层不能让失配“消失”，只能改变应力积累方式并减少位错向有源区传播。

03｜冷却时，应力怎样变成翘曲和裂纹？

外延工程师会在高温生长阶段通过层厚、铝组分和周期结构引入受控的压应力，用来抵消冷却后的拉应力。因果链是：热膨胀失配 → 冷却收缩不同 → GaN受硅约束 → 拉应力累积 → 晶圆翘曲；若局部应力超过材料可承受范围，就可能产生裂纹。

图2｜高温生长中的受控压应力可补偿冷却拉应力。实际翘曲方向取决于完整层栈与热历史，图中只表示风险机制。

补偿太少，晶圆可能翘曲或开裂；补偿太多，也会造成反向翘曲和新缺陷。评价要看晶圆在各工序温度下是否处于可搬运、可曝光、可量测的窗口。

04｜缺陷怎样影响器件？

穿通位错会提供潜在漏电路径，并影响长期可靠性；裂纹会直接破坏晶圆完整性；翘曲会影响自动搬运、光刻对焦和后续工艺均匀性。高阻缓冲层常借助补偿掺杂降低漏电，但由此形成的深能级陷阱也可能俘获电荷，使器件在高压关断后再导通时出现电流崩塌或动态导通电阻上升。

图3｜三条缺陷链分别对应位错、应力失衡和陷阱效应；它们往往相互耦合，不能只优化单一指标。

所以“高阻”不等于掺杂越多越好。工程目标是在垂直漏电、耐压和动态表现之间找到窗口，不能把某一种缓冲方案当成所有GaN器件的固定答案。

05｜工艺窗口怎样被看见？

生长中可用原位曲率和反射信号观察应力与表面变化；出片后结合晶圆翘曲、X射线衍射、原子力显微镜、缺陷检查和漏电量测。温度、压力、III/V比、层厚、铝组分和补偿掺杂要关联分析。

看懂GaN外延，不必背一套层数，只要抓住四件事：稳定成核、平衡应力、减少进入有源区的位错，以及在低漏电与低陷阱效应之间折中。

本篇记忆卡

一句话定义：GaN外延缓冲层是位于硅衬底与器件有源层之间、用于建立成核并管理应力、位错和漏电的多层结构。

核心因果链：材料失配 → 位错与冷却拉应力 → 翘曲、裂纹或漏电 → 器件性能和良率受影响。

① 成核层先解决“怎样开始长”；

② 渐变层或超晶格解决“应力怎样分段消化”；

③ 高阻缓冲解决“怎样抑制漏电”，同时要防止陷阱代价过大。

常见误解：缓冲层不是把晶格失配彻底消除，而是把它转化成可控制、可量测、不会破坏有源区的缺陷与应力分布。

END

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。