长鑫存储，成功导入High-k材料

发布时间：2026-08-28来源：芯极速

据韩媒ZDNet Korea报道，TechInsights首席副总裁崔正东近期分享了下一代DRAM技术的研发进展。他透露，长鑫存储已将高介电常数（High‑k）材料导入新一代DRAM产品并实现量产。这代表长鑫存储在材料与晶体管结构层面完成关键技术升级，突破了此前仅由国际存储巨头掌握的技术壁垒。

从技术原理来看，High‑k材料主要用作器件绝缘膜，核心作用是抑制电路漏电流。凭借更高的介电常数，该材料可在同等电压下储存更多电荷，有效降低漏电。对比二氧化硅（SiO₂）、氮氧化硅（SiON）等传统绝缘介质，High‑k材料更适配先进制程的微缩需求。三大头部厂商近年也已陆续导入该类材料。

长鑫存储依托G4（16纳米级）工艺节点，已实现DDR5、LPDDR5产品商业化落地。崔正东表示，根据TechInsights调研，长鑫存储已在G4工艺与LPDDR5X产品中导入高k金属栅极（HKMG）技术。

在HBM赛道，长鑫存储同样持续迭代。公司基于G3（18纳米级）工艺研发HBM2E，相关产品已进入风险量产阶段；基于G4工艺开发的HBM3，正向客户送样。崔正东坦言，长鑫存储与国际顶尖厂商仍存在约两代技术代差，但企业仍在持续完善HBM产品布局，同时启动G5（15纳米级）DRAM工艺的研发工作。

全球DRAM市场长期由三星电子、SK海力士、美光三大海外厂商主导，三家企业正借助12纳米级DRAM与HBM商业化，持续扩大AI高端存储芯片出货规模，在此背景下，长鑫存储的技术突破备受市场关注。为巩固竞争优势，国际大厂也在加紧布局4F Square、3D DRAM等下一代DRAM架构。TechInsights评估指出，三星与SK海力士大概率主推4F Square DRAM，美光则更倾向直接转向3D DRAM路线。

崔正东分析称，3D DRAM商业化仍面临不小技术挑战，若在D0A时代（10纳米以下，继当前12纳米节点后的下一代DRAM工艺周期）落地，将会带来极高的工艺复杂度与良率压力。因此在D0A阶段，4F Square DRAM被视作可行性更高的过渡技术路线。

"添加小助手申请进群"

（icspec—规格书查询、免费发ic供应/采购）

*免责声明：本平台文章内容整理自“官方媒体/网络新闻”，所使用的素材、封图/配图来源网络，其版权归原权利人所有。如需修改/删稿或转载，敬请上方扫码联系我们。

更多精彩推荐 ↓敬请关注↓

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。