2.5D、3D与Chiplet怎么区分？看懂先进封装结构

2.5D、3D和Chiplet常被并列讨论，却不是同一层级的概念。前两者主要描述裸片怎样摆放和互连，后者描述系统怎样拆成可组合的功能裸片。读完本文，你能看懂三者各自回答什么，并解释HBM为何有多个标签。

讨论先进封装时，先把两个分类维度分开。物理拓扑关心有源裸片是横向并排还是纵向堆叠，以及信号经过哪一层互连；系统架构关心一颗大芯片是否被拆成计算、I/O、缓存或加速器等功能裸片。2.5D和3D属于前一个维度，Chiplet属于后一个维度。

Chiplet通常译作芯粒，是经过功能划分、可在封装内组合的裸片模块。不同芯粒能否组合，还取决于裸片间接口、供电、封装规则和测试策略。“Chiplet就是2.5D封装”混淆了架构与拓扑。

图1｜2.5D以有源裸片并排和横向高密度互连为特征；3D把有源裸片纵向堆叠。图示为典型结构，具体实现不同。

在典型2.5D结构中，多颗有源裸片并排放置，高密度布线位于裸片下方。它可以是一整片硅中介层，也可以是重布线层（RDL）中介层或嵌入封装基板的局部硅桥。信号先从一颗裸片下行到高密度互连层，再横向到达另一颗裸片；是否使用贯穿硅通孔（TSV），要看具体中介层方案。

横向并排让裸片较容易接近散热器，也便于封装前分别测试。代价是平面面积较大，链路通常比3D层间链路更长；微凸点连接、基板翘曲和材料热膨胀失配也会影响可靠性。选择方案时还要核对供电与热机械应力。

3D集成把两颗或更多有源裸片纵向堆叠。层间可采用微凸点或铜—铜混合键合；某些结构还用TSV引出信号或电源。垂直链路缩短后，可布置更密的连接，延迟和传输能耗有机会下降，实际结果仍由工艺与电路决定。

纵向堆叠把热源集中在更小体积内，部分裸片到散热面的路径受限。颗粒、翘曲、对准误差和连接缺陷会影响堆叠良率；键合后才发现坏裸片还会放大损失。因此要协同规划已知良品裸片、键合前后测试、热路径和电源完整性。

Chiplet先按功能拆分系统，再选择2.5D、3D或混合结构。计算、I/O和存储裸片并排接入中介层，是Chiplet架构上的2.5D实现；裸片直接叠在另一颗有源裸片上，则加入3D拓扑。UCIe一类规范定义封装内裸片到裸片的物理层、协议和一致性要求，但封装、热和测试仍需协同。

图2｜Chiplet描述模块化裸片架构，可选择2.5D、3D或混合封装拓扑；HBM示例同时包含3D堆叠与2.5D系统互连。

HBM能说明这些标签为何并存。HBM内部的存储裸片纵向堆叠，属于3D结构；HBM堆叠又可与逻辑裸片并排接入中介层，系统层面呈现2.5D。若系统采用模块化功能裸片，它也符合Chiplet架构。

拆分有机会复用成熟裸片、混合工艺节点，但不会自动降低成本。接口面积、封装良率、测试覆盖、功耗和散热都可能抵消收益。应先明确功能与带宽，再选拓扑，最后用制造和测试数据评估性能、良率与成本。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。