宇航用电子封装典型失效案例分析

宇航用电子封装典型失效案例分析

赵立有 邓田葳 龚丹丹 朱敏蔚 孔泽斌

（上海航天技术基础研究所 上海对外经贸大学 统计与信息学院）

摘要：

电子封装是半导体器件的重要组成部分，在宇航应用中失效问题频发。本文总结了典型的宇航用电子封装失效案例，涵盖 Au-Al 键合脱落、芯片焊接不良、镀层质量及可焊性不良、陶瓷封装热失配、电化学迁移、塑封器件分层及爆米花效应、Cu 引线可靠性问题，分析了其失效模式与机理，本文对宇航用电子封装的生产和使用具有重要的警示与指导意义。

0 引言

电子封装与半导体芯片共同组成了半导体器件。电子封装为半导体芯片提供电源与信号互连、散热路径、机械支撑，以及防止污染、机械损坏和电磁干扰的保护环境。电子封装是一个复杂的系统，通常包含多种材料的界面、细引线、微小焊点等结构，这些结构数量众多，尺度通常为微米级或纳米级。同时，电子封装材料种类繁多、工艺复杂、质量控制困难，增大了失效概率。宇航用电子封装要求更为苛刻，其通常要在更为严酷的环境下服役，如宇航反复的高低温循环、运载火箭强烈的振动和冲击、导弹严酷的潮湿和腐蚀环境等。因此，电子封装质量与可靠性研究一直是工程应用和科学研究重点关注的课题[1]。本文对近年笔者经历的典型宇航用电子封装失效案例进行了梳理，分析了失效模式和失效机理，以期为宇航用电子封装生产和使用提供警示和指导。

1 Au-Al 键合脱落问题分析

Au-Al 键合在宇航、民用电子产品中已应用多年，研究者们很早就意识到这种异质键合工艺的键合界面可能会发生金属间化合物异常生长和柯肯达尔空洞现象[2-3]。随着键合工艺的不断发展和对该问题认识的深入，Au-Al 键合可靠性得到了显著提高，但相关的质量问题依然存在。Au-Al 键合失效的典型特征包括导通电阻增大、金属间化合物层异常增厚及键合界面开裂，如图 1 所示。

Au-Al 键合柯肯达尔效应除与温度有关外，还与芯片焊盘表面状态和键合工艺有关。污染物会加速金属间化合物的生长，Au 线、Al 焊盘的晶界和杂质也会加速金属间化合物的形成和生长。通过优化键合参数，可以有效提高 Au-Al 键合面金属间化合物面积占比和厚度均匀性，从而保证在后续高温服役过程中金属间化合物生长均匀，降低内应力，抑制柯肯达尔空洞的产生。

以上分析针对的是 Au 线键合于 Al焊盘的情况。而在功率器件中常采用 Al 线键合于 Au 镀层的应用形式，即 Al-Au 键合。功率器件工作时电流大、发热量高，Al-Au 键合也偶有脱键问题发生，如图 2 所示。一般认为，Al-Au 键合与Au-Al 键合的失效过程有所不同[4]。研究表明，可通过优化Ni层氧化程度、Au 层厚度、Au 层洁净度，提高 Al-Au 键合的可靠性[5]。其中，Au层厚度是重要的影响因素，尤其对于粗 Al 丝键合，过厚的 Au层不利于 Al-Au 异质键合。键合后 Al 与 Au 形成金属间化合物，若 Al 与底层金属 Ni 也能形成一定的冶金结合，则键合可靠性将显著提高。

2 芯片焊接不良问题分析

合金焊料焊接具有机械强度高、热阻小、稳定性好、可靠性高等优点。大功率或高功率密度的宇航用电路芯片与载体的连接通常采用合金焊料焊接，但该类连接方式也曾发生过焊接不良的故障。如图 3 所示，某模块在使用过程中因芯片背Ag 层氧化导致芯片脱落。该芯片采用背 Ag 设计，焊料片为 SnPbAg 合金。可见，芯片从 Ag 层与焊料层之间分离，背 Ag 层保留相对完好。

裸芯片背面金属化常见的镀层结构 （由内向外） 为 TiNiAg 或 TiNiAu。其中，Ti 为过渡层，用于提高粘附性；Ni 为阻挡层和焊接层，既可阻挡芯片一侧与焊料一侧的材料互扩散，又起到焊接层的作用；Ag和 Au 层为保护层，主要保护底层金属免受氧化。合金焊料包括Au 基焊料、SnPb 焊料等。Pb 对提高焊接温度和润湿性起关键作用，Sn是形成金属间化合物的重要媒介，可与芯片及框架的镀 Ni 层或 Cu 基体形成金属间化合物，从而提高焊接强度。Au 与 Sn 形成共晶点，并与芯片背 Au发生扩散，实现焊接。在合金焊接过程中，共晶焊料熔融，芯片及载体表面的薄 Ag 层或薄 Au 层会熔入焊料内部，Sn与芯片及框架的镀 Ni 层或 Cu 基体形成金属间化合物，完成芯片与载体间的焊接。当芯片背 Au 较厚时，背 Au 层会部分扩散至熔融的AuSn 焊料内部，冷却后芯片背 Au 层与合金焊料之间形成原子级结合，即焊接界面。类似地，当芯片背 Ag 较厚且采用 SnPbAg 焊料时，Ag 层也可充当焊接层。

导致 SnPbAg 焊料焊接背 Ag 芯片脱落的因素有多种，其中最主要的因素是背 Ag 层或 SnPbAg 焊料环在贮存或焊接过程中发生氧化。氧化产物的熔点高于金属本身，分布于熔融焊料与芯片背 Ag 之间，阻碍焊料与金属之间的反应。因此，背 Ag 芯片和焊料应做真空防氧化处理，并抽真空保存。可采用等离子清洗工艺去除焊料和背 Ag 表面的杂质，同时保证焊接过程的真空度。此外，焊接工艺不良也可能导致芯片脱落，常见问题是焊料区温度不足。对于大尺寸模块，焊料区温度容易低于共晶温度，此时芯片背 Ag 不能充分与焊料反应，形成弱界面层。可通过优化温度曲线，使热容较大的 模 块 与 芯 片 处 于 等 温 状 态 ， 从而 提 高 焊 接质量。

3 镀层质量及可焊性不良问题分析

元器件引脚可焊性不良主要由镀层质量问题引起，最常见的是镀层厚度不足。镀层过薄会导致孔隙率增大，降低对基体的保护能力，使基体金属 容 易 氧 化 。 采用 热 浸 焊 或 热 风 整 平 工 艺 的SnPb 镀层，当厚度较薄时，镀层中大部分 Sn 会与基体金属反应生成金属间化合物，镀层表面形成一层多孔的富 Pb 层，如图 4 所示。该富 Pb 层保护能力低，自身也易氧化，从而导致可焊性不良。

SnPb 镀层另一常见质量问题是有机物残留，多发生于采用电镀工艺的镀层。有机物残留会在不同程度上诱发镀层变色，严重时抑制焊料与镀层的反应，降低可焊性。GJB 128A—97 《半导体分立器件试验方法》 规定，元器件引脚变色不足以拒收，因此判断有机物引起的变色引脚是否合格，应以可焊性考核结果为准，这一要求同样适用于镀层氧化。少部分质量问题源于镀层疏松多孔，多孔镀层易残留有机物或导致基体氧化，进而造成可焊性不良。可通过高温贮存等试验结合外观检查或可焊性试验，考核镀层孔隙情况。Ni在空气中易氧化，因此常作为引脚的底层金属并充当焊接层。一般不建议使用最外层为 Ni 的镀层。在实际应用中，由于镀层质量问题或贮存问题，常发生 Ni 层可焊性不良的现象。

在各类镀层问题中，Ni/Pd/Au 镀层变色严重或可焊性失效的案例占比较大。Ni/Pd/Au 镀层主要应用于塑封器件，其优势在于键合镀层与可焊性镀层可一次性完成，且成本较 Ni/Au 镀层低廉。GJB 7400—2011 《合格制造厂认证用半导体集成电路通用规范》 和 MIL-PRF-38535 允许采用该类镀层，规定 Pd/Au 厚度在 0.5~2.1 μm之间。工程应用中，采用的进口工业级器件 Pd/Au 镀层通常较薄，耐腐蚀性相对较差、易损伤，引脚成型时容易产生裂纹，从而影响可焊性。宇航用 Ni/Pd/Au 镀层应保证厚度满足要求，并加强高温试验后的外观及可焊性检查。

4 陶瓷封装热失配问题分析

陶瓷外壳与 FR4 材质印制板之间的热失配一直是陶瓷封装可靠性关注的重要问题。在应用过程中，温度变化和机械力学环境会对陶瓷封装器件的引脚造成较大应力，尤其是当引脚无应力释放设计时，经常出现陶瓷本体开裂或焊点开裂等失效 现 象 。 据统 计 ， 陶瓷 小 外 形 封 装 （CSOP：Ceramic Small Outline Package） 失效的数量最多。

业内对 CSOP 封装的设计来源存在争议，部分工程师认为 CSOP 是与塑封小外形封装对应的陶瓷空封形式，是为满足宇航需求而对进口塑封小外形封装进行国产化的产物。为缩小体积、减少占用印制板的空间，部分 CSOP 采用了无应力释放的引线形式，如图 5 所示。

QJ 3171—2003 《航天电子电气产品元器件成形技术要求》 规定，元器件应采用应力消除设计，即引线根部与焊点之间应留有自由伸缩的余地，其自由度大小应足以防止因机械定位或温度变化对元器件和焊点产生有害应力。针对具体的应力释放要求，QJ 3171—2003 和 QJ 165B—2014 《航天电子电气产品安装通用技术要求》 均对器件引出线的肩宽、站高及引线弯曲半径作了明确规定。元器件本体或熔接点至弯曲点的最小距离应为引出线直径或厚度的 2 倍，且不应小于 0.75 mm。从图 6 可以看出，CSOP 引线根部与焊接点之间为直线连接，无自由伸缩余地，且引出线在根部弯曲成型，无肩宽设计。因此，CSOP 引出线成型属于无应力释放设计，不满足标准要求，是导致陶瓷本体开裂和焊点开裂的重要原因。

陶瓷 芯 片 载 体 （CLCC：Ceramic Leaded Chip Carrier） 封装无伸出引线，主要依靠本体底部的可焊端子实现互联。与鸥翼型引线封装相比，CLCC无可释放应力的引线，焊点对热应力和机械应力更为敏感，焊点寿命较短。因此，与CSOP 类似，CLCC 封装同时存在陶瓷与基板热膨胀系数不匹配及底部无应力释放引线的特点，容易在产品组装和使用过程中发生焊点开裂。选用 CLCC 时，应参考 QJ 3086A—2016 《表面 和 混 合 安 装 印 制 电 路板组 装 件 的 高 可 靠 性 焊 接》 的要 求 制 定 应 用 验证方 案 ， 验证 通 过 后 方 可 选 用 。 本体 边 长 大 于11.68 mm （部分用户要求大于 10.16 mm） 的 CLCC封装器件，不建议直接焊装在 FR4 材质印制板上使用。

5 电化学迁移问题分析

电化学迁移被认为是一种由外加偏置电压引发的电子材料腐蚀行为[6]。该过程中产生的导电枝晶和腐蚀产物会导致器件表面绝缘电阻降低或发生短路。曾发生的典型案例如下：导电 Ag 浆在电化学迁移作用下形成低阻通道，导致器件功能异常；焊点电化学迁移导致器件输出端引脚与接地金属外壳短路；SnPb 焊料电化学迁移导致二极管正负极短路失效；AgCu 焊料电化学迁移导致引脚与外壳短路等，典型照片如图 6 所示。

助焊剂残留是促进焊点电化学迁移过程的重要因素。一方面，助焊剂容易吸收空气中的水汽，促进薄液膜的形成；另一方面，助焊剂呈弱酸性，弱有机酸与水易电离产生氢离子，导致焊料腐蚀生成金属离子。在电场作用下，正负离子定向迁移，加速了整个腐蚀过程。为应对此类失效问题，应加强印制板组件的清洁度和离子残留管控，并加强对助焊剂卤素含量的管控。针对 AgCu 焊料的电化学迁移，可通过加强 AgCu 焊料表面镀层的控制，避免 AgCu 焊料与水膜和空气接触。采用 AgCu焊料焊接外引线时，封装壳体区域的镀层质量难以控制，应用过程中经常出现镀层腐蚀变色问题，如图 7 所示。为避免导电 Ag 浆电化学迁移，首先，应控制点胶精度，防止导电胶铺展导致正负极间距减小；其次，空封器件应严格控制水汽含量，减少电化学迁移所需的介质。

6 塑封器件分层及爆米花效应分析

塑封器件的分层及爆米花效应虽早已受到关注和研究，但在工程实践中这两类问题仍时有发生。分层可能导致器件引线断裂、键合点腐蚀、芯片或钝化层开裂。若分层区域存在低熔点焊点，装配过程中还可能因焊点熔融造成器件短路。目前，通过电装前的烘烤处理等工艺，塑封器件在电装过程中发生塑封体爆裂的事故已很少见，但因爆米花效应导致塑封体开裂、进而诱发器件表面导电图形失效的案例依然存在。

在工程应用中，用户通常通过破坏性物理分析和筛选检测来保证塑封器件的分层质量。筛选一般先进行 5～10 次温度循环以激发弱界面，然后进行超声扫描检查。在塑封器件的筛选过程中，超声扫描检出的分层问题 （尤其是内引线二键合点区域的分层） 是剔除量最大的检测项目。因此，塑封分层仍然是当前需要重点解决的工程问题。分层与多种因素有关，研究表明，可从器件的结构设计、材料及工艺方法等方面采取相应措施，预防分层问题的发生[7]。对于爆米花效应，筛选合格的器件关键在于严格按照产品的湿敏等级进行储存、烘烤及电装。

7 Cu 引线可靠性问题分析

Cu 引线键合在民用领域已应用多年，在宇航领域也得到了广泛应用。随着宇航领域对低成本需求的日益增长，包括美国宇航局在内的多家机构对 Cu 引线键合在宇航应用中的可靠性进行了深入研究[8]。Cu 引线的特点是硬度高、易氧化。氧化问题导致键合熔球形成过程中，熔球表面生成稳定的CuO 隔离层，使熔球硬度增大。在键合过程中，Cu 线本身的高硬度及熔球硬度的增大均需要更高的键合力度和超声能量，从而容易损伤键合区的焊盘及底层硅。同时，表面存在氧化隔离层的熔球与 Al 焊盘难以形成有效合金，易产生虚焊。因此，Cu 引线键合最可能出现的质量问题包括 Al 焊盘损伤、弹坑和虚焊。目前，国产 Cu 引线键合工艺已较为成熟，工程应用中相关质量问题较少。

Cu 丝的耐腐蚀性较 Au 丝差，因此其耐腐蚀性一直备受关注。选取国内典型生产单位的 2 款车规级 Cu 引线塑封器件，进行高加速温湿度应力试验，结果满足 PEM-INST-001 标准要求。车规级 Cu 引线键合还通过了 140 ℃/100%RH/96 h 的加严考核，键合点未见腐蚀，但此时塑封体外围已发生严重腐蚀破坏，如图 9 所示。

研究表明，Cu 引线键合在高加速温湿度应力试验中的腐蚀主要由模塑化合物中的氯离子引起。氯离子从 Cu 球键的边缘开始腐蚀 Cu-Al 金属间化合物，生成中间产物 AlCl3。AlCl3在富含水分的环境中水解，形成绝缘的 Al2O3[9]。在发生腐蚀的球键处通常可检测到氯离子。Cu-Al 界面金属间化合物及其附近区域的破裂，可能是由于水解过程中释放的气体所致。开裂通常始于 Cu 球键的外围，并向球键中心扩展。因此，Cu 引线键合封装应使用更环保、低卤素的塑封。

8 结束语

本文梳理了作者近年来经历的典型宇航用电子封装失效案例，分析了其失效模式与机理。相关生产和使用单位应了解这些故障及其原因和机理，以防止此类问题再次发生。

关于 Au-Al 键合，焊盘污染是重点关注的失效原因；对于 Al-Au 键合，应保证 Al 线与Ni 底层形成良好的焊接。针对背 Ag 芯片或 SnPb 焊料片，应着重控制因氧化导致的芯片贴装不良，包括贮存和贴装工艺的管控。SnPb 镀层及 Ni/Pd/Au 镀层应重点保证镀层厚度，减小孔隙率。实践表明，传统的 Ni/Au 镀层仍是可焊性不良风险最低的镀层类型。对于不满足应力释放要求的 CSOP 封装，应限制其应用，或经充分验证并制定详细应用指南后方可使用。电化学迁移的防控重点在于控制助焊剂残留、封装内部水汽含量及导电胶的点胶精度。塑封器件分层的影响因素较为复杂，用户可通过现有成熟的筛选流程进行控制。关于 Cu 引线键合的宇航应用，目前尚缺乏一套公认且考虑应用环境的评估方法。