BTI、HCI、TDDB与电迁移：可靠性规则从哪里来？

芯片通过出厂测试，不代表长期工作后参数永远不变。BTI、HCI、TDDB和电迁移分别作用于晶体管栅介质、沟道界面与金属互连，也是许多电压、电流和温度限制的物理来源。读完本文，你能把四种机制与设计签核动作对应起来。

出厂测试回答“此刻是否满足规格”，长期可靠性回答“在给定电压、温度、占空比和时间下，参数会怎样变化”。持续应力会改变缺陷状态或材料分布，造成参数漂移，严重时形成开路、短路或介质击穿。

可先按位置记：BTI和HCI主要影响晶体管，TDDB损伤介质，电迁移损伤金属互连。四者驱动力与失效结果不同，不能用一条“老化系数”替代。

偏压温度不稳定性BTI由栅偏压与温度驱动，涉及介质陷阱充放电和界面缺陷演化，常表现为阈值电压V_th漂移。常见命名中，PMOS负偏压应力称NBTI，NMOS正偏压应力称PBTI。

撤去应力后，BTI会部分恢复，测量延迟也会改变结果。电路模型因此要结合工作与恢复时段、占空比和温度。

热载流子退化HCI由沟道输运与高横向电场共同驱动。载流子在漏端附近获得能量并诱发界面损伤，可能改变V_th、跨导g_m和漏电流；最严苛偏置依器件而变，不等于“栅压最大”。

设计侧可限制电压、波形、占空比和局部电场，或调整器件尺寸与堆叠；制造侧要控制栅介质、界面缺陷和漏端结构。

图1｜四类老化的主要位置与后果。电迁移箭头表示直流应力下的简化净迁移方向。

时间相关介质击穿TDDB是介质在持续电场下积累缺陷，直到形成贯穿导电通路。它可涉及栅介质或金属线间介质；击穿时间呈统计分布，寿命投影必须说明面积、失效判据和使用电场。

电迁移发生在金属线与过孔。电子动量传递推动金属原子净迁移；原子通量发散处可能形成空洞并开路，另一侧可能堆积甚至造成短路。

常用Black经验式：MTTF＝A·J⁻ⁿ·exp(E_a/kT)。J是电流密度，T是绝对温度，k是玻尔兹曼常数，E_a是表观激活能；A和n由具体工艺及失效判据拟合。J或T升高通常缩短寿命，但参数不能跨工艺照搬。

图2｜从外部应力到参数漂移或硬失效，再到设计控制量的四条因果链。

晶圆厂用加速应力和失效统计表征器件、介质、金属线与过孔，再把模型与限制写入PDK或可靠性手册。设计团队提供工作向量、活动率、版图寄生和温度，工具计算老化与电迁移风险。

超限处理要对应驱动力：BTI/HCI可调整电压、占空比、波形或器件尺寸；TDDB要降低介质电场或改变间距、堆叠；电迁移常靠加宽金属、增加过孔、分流和降低结温。

TI资料指出，单一高温工作寿命测试未必充分代表HCI和电迁移的真实应力。可靠性需要“工艺表征 → 模型限制 → 设计应力 → EDA签核 → 硅验证”的闭环，结论只对声明的使用条件成立。

图3｜可靠性模型由工艺表征产生，并与实际工作向量、版图和温度共同进入签核闭环。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。