台积电1.4nm，将提前量产

在去年的北美峰会上，台积电首次披露了14A工艺。据介绍，A14 技术是台积电面向全节点的下一代尖端逻辑工艺，通过尺寸缩放实现全节点功耗、性能和面积的提升。

A14芯片旨在通过提供更快的计算速度和更高的能效，推动人工智能转型。它还有望通过提升智能手机的内置人工智能能力，使其更加智能。A14芯片的研发进展顺利，良率表现已提前于预期。

作为一项全新的工艺技术，A14基于公司第二代GAAFET纳米片晶体管和新的标准单元架构，旨在实现性能、功耗和尺寸缩放方面的优势。台积电预计，与N2工艺相比，A14工艺在相同功耗和复杂度下可实现10%至15%的性能提升，在相同频率和晶体管数量下功耗降低25%至30%，晶体管密度（分别针对混合芯片设计和逻辑电路）提高20%至23%。由于A14是一个全新的工艺节点，因此与N2P（利用N2的IP）以及采用背面供电的N2P工艺的A16相比，它需要全新的IP、优化和EDA软件。

与台积电业界领先的N2工艺相比，A14工艺在相同功耗下速度提升高达15%，或在相同速度下功耗降低高达30%，同时逻辑密度提升超过20%。凭借公司在纳米片晶体管设计技术协同优化方面的丰富经验，台积电正在将其TSMC NanoFlex标准单元架构升级为NanoFlex Pro，从而实现更高的性能、更高的能效和更灵活的设计。A14工艺预计将于2028年投产。

在七月份的财报说明会上，台积电表示，其A14（1.4纳米级）制程工艺在过去三个月取得了快速进展，目前已远超处于同一研发阶段的N2工艺。该技术在智能手机和人工智能/高性能计算应用领域也获得了客户的广泛关注和积极响应。

台积电首席执行官魏哲家在与分析师和投资者的财报电话会议上表示：“A14技术的研发进展顺利，内部产品样机的器件性能接近90%，256Mb SRAM的良率也接近90%。”

预计将于2028年下半年量产的A14芯片，在性能和良率提升方面取得了快速进展。今年4月，该公司披露，该生产节点的晶体管性能已达到目标值的85%以上，256Mb SRAM良率也超过80%。大约三个月后，这两个数字均接近90%，这意味着器件性能提升约5%，SRAM良率提升近10%。

作为对比，台积电的N2工艺在2023年4月的256Mb SRAM测试芯片上实现了超过80%的目标器件性能和50%以上的良率。到2024年4月，该工艺的性能已达到目标器件的90%以上，SRAM良率也超过80%。虽然两者的发展轨迹无法直接比较，但这些数据表明，A14工艺的成熟速度远超N2工艺在类似发展阶段的表现。

与处于相似研发阶段的N2工艺相比，A14工艺的快速发展可能至少部分归功于台积电在环栅纳米片晶体管（GAA）方面日益丰富的经验。早在2023年，台积电在GAA纳米片晶体管的生产方面经验尚浅，因为N2是其首个采用此类结构的工艺技术。相比之下，A14工艺采用的是台积电第二代GAA器件，因此可以受益于N2工艺研发和量产过程中积累的晶体管设计改进、工艺优化和制造经验。

台积电似乎已经通过 A14 和 N2 消除了许多良率限制因素，但请记住，256Mb SRAM 的高良率仅仅表明缺陷密度足够低，并且在高度重复的测试结构中工艺均匀性良好，但这并不能直接代表商用处理器的功能或参数良率。

尽管如此，距离预期量产开始还有大约2.5年的时间，A14器件性能接近90%，256Mb SRAM良率也接近90%，这使得台积电的A14进展远超N2。如果客户设计准备就绪，这样的进展有望使台积电提前开始使用A14进行大规模量产（HVM），或者以高于以往的功能和参数良率启动HVM。

值得一提的是，在A14之后，台积电还规划了A12工艺。作为公司第二代创新型背面电源轨解决方案的使用者，A12集成了尖端纳米片晶体管，使其成为 AI/HPC 应用的最佳解决方案。

台积电表示，背面供电轨解决方案显著降低了IR压降，并将所有正面金属层专门用于信号布线，从而提高了逻辑密度。背面供电轨解决方案与纳米片晶体管的结合，使台积电A12实现了前所未有的电源效率和逻辑密度，使其成为高功耗AI加速器的理想之选，而AI加速器是未来AI基础设施的核心组件。