CVD工艺详解：气相反应怎样沉积薄膜？

发布时间：2026-09-12来源：半导体之芯

CVD（化学气相沉积）把气态前驱体送入反应腔，经输运、吸附和表面反应，在晶圆上留下固体薄膜。它是多晶硅、介质层和部分金属层的重要成膜方法。读完本文，你能解释气体怎样变成薄膜、谁限制沉积速率，以及温度、压力和等离子体为什么会改变工艺窗口。

一句话结论：CVD成膜不是一步反应，而是“气体到达—表面反应—固体留下—气态产物离开”的连续链；传质和表面反应中较慢的一环决定主要速率控制区。

01｜气体进入反应腔后发生了什么？

CVD前驱体必须能以气相输运。载气或反应气把它送到晶圆上方，分子再穿过贴近表面的边界层；这里流速逐渐降到近零，反应物主要靠扩散到达表面。

前驱体到达后先吸附，再分解或与其他物种反应，形成固体薄膜。副产物必须脱附为气体并被真空系统排走。因果链是输运 → 扩散 → 吸附 → 表面反应 → 脱附 → 排气。

若前驱体在气相中过早成核，会生成颗粒；副产物不易挥发或排气不足，也会污染表面。

图1｜CVD反应器的空间关系：前驱体穿过边界层，在加热晶圆表面反应成膜，气态副产物由真空系统排出。通用示意。

图2｜CVD成膜五步链。只有固体薄膜留在晶圆上，气态副产物和未反应气体必须离开反应区。

02｜沉积速率究竟由谁控制？

在简化的一维稳态模型中，穿过边界层的通量等于表面消耗通量，沉积速率可写成v＝(C_g/N_f)·k_sh_g/(k_s＋h_g)。v是膜厚增长速度；C_g是可成膜物种浓度；N_f是薄膜中成膜单元的数密度；k_s、h_g分别是表面反应和传质系数，单位均为长度/时间，因此v也是长度/时间。

当k_s远小于h_g时，表面反应较慢。低温侧常处于这一控制区，速率对温度敏感，温度不均可能直接形成膜厚差。

当k_s远大于h_g时，传质成为瓶颈。速率对温度较不敏感，却更受流量、压力、边界层、反应器几何和气体耗尽影响。该模型不包含复杂气相反应、多前驱体及图形内输运，产品窗口仍须实测校准。

图3｜CVD沉积速率的两个控制区。概念曲线无具体材料数据，过渡位置随化学体系与设备而变。

03｜APCVD、LPCVD和PECVD改变了什么？

APCVD在接近大气压下工作，传质与流场常很关键。它可取得较高生产率，但气相反应、颗粒和均匀性更依赖前驱体化学与设备结构。

LPCVD降低总压，通常减弱气相碰撞和边界层限制，适合炉管批量处理并改善均匀性；代价往往是较高基片温度或较长时间，热预算随材料体系而变。

PECVD用等离子体电子激活反应物，使部分反应能在较低基片温度下进行；离子与自由基也会改变致密度、含氢量、应力和界面损伤。三类CVD代表压力、能量输入、产能与膜质的不同组合。

04｜怎样把“能成膜”变成稳定工艺？

核心旋钮包括温度、总压、前驱体分压、流量、停留时间、喷淋头间距和射频功率。它们共同改变膜厚均匀性、成分、电学性质、应力及后续刻蚀速率，不能只看沉积速率。

反应物还要进入深窄图形。入口处消耗过快可能先封口，留下接缝或空洞；良好台阶覆盖也不保证所有深宽比都能无空洞填充。颗粒、针孔、膜厚不均和高应力都要监控。

前清洗与表面状态影响成核和附着；腔体清洁、seasoning（用规定薄膜稳定腔壁）用于控制记忆效应和颗粒。成膜后常接刻蚀、退火或CMP，膜厚、应力、选择比和热稳定性须联动验证。具体参数以设备、材料规范和量产测试条件为准。

本篇记忆卡

一句话定义：CVD是让气态前驱体在晶圆表面发生化学反应、留下固体薄膜并排出气态副产物的沉积工艺。

核心因果链：前驱体输运 → 穿过边界层 → 表面吸附与反应 → 固体薄膜增长 → 副产物脱附并排走。

1｜表面反应慢时，速率更受温度控制。

2｜传质慢时，速率更受流场、压力和反应器几何控制。

3｜均匀性、覆盖性、成分、应力和颗粒要联合评价。

常见误解：CVD有表面化学参与，但并不自动保证完美保形或无空洞填充；图形内输运和入口消耗仍会限制覆盖。

END

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。