MOS电容详解：积累、耗尽与反型怎样形成？

MOS电容由金属栅、绝缘层和半导体组成，是理解MOSFET栅控沟道的最小模型。栅极没有直流导通路径，却能用电场重排硅表面的载流子。读完本文，你能说清P型衬底为何依次出现积累、耗尽和反型，并读懂高、低频C-V曲线的差别。

MOS是金属—氧化物—半导体的缩写。金属栅与硅之间的绝缘层阻断稳态直流电流，但栅极电压会在绝缘层中建立电场，改变硅表面的电势与电荷分布；因此它本质上是一只电场控制的电容。

单位面积氧化层电容可写成C_ox′＝ε_ox/t_ox。ε_ox是绝缘层介电常数，t_ox是物理厚度；前者单位为F/cm、后者为cm时，C_ox′单位为F/cm²。该式只描述理想平行板近似，边缘场、量子效应和界面层需另行考虑。

以下讨论以P型硅衬底为例，并把栅压理解为栅极相对半导体体区的电压。施加负栅压后，栅极带负电，电场吸引带正电的多数载流子空穴靠近氧化层—硅界面，表面空穴浓度高于体内，称为积累。

积累时可移动空穴紧贴界面响应小信号，等效电容主要由氧化层决定，所以理想C-V曲线在这一侧接近C_ox。栅极与硅仍未直流相通；被重新安排的是硅内电荷，而不是载流子穿过理想绝缘层。

栅压转为正值后，正栅电荷排斥表面空穴。空穴离开后，受主原子留下不能移动的负离子，构成空间电荷区；栅压增大，耗尽层通常加宽，串联的耗尽电容变小，总电容随之下降。

继续提高正栅压，能带弯曲与表面电势增强，少数载流子电子被吸引到界面。电子浓度足够高、表面呈现与体区相反的导电类型时，就形成反型层。因果链是：正栅压增强 → 空穴被排斥 → 耗尽区加宽 → 表面电子增多 → 形成N型反型层。

反型不是把整块P型硅改掺成N型，而是电场维持的表面载流子分布；撤去偏压后，它会回到相应的平衡状态。积累、耗尽和反型的具体电压边界还受栅材料、掺杂、氧化层厚度及固定电荷影响，不能套用一个通用数值。

图1｜P型衬底MOS电容的积累、耗尽与反型。正负号表示可移动载流子或受主离子，绝缘层中没有画直流导电路径。

进入反型后，低频信号变化慢，少数载流子有时间通过产生—复合或接触交换来调节反型层电荷，电容可重新向C_ox方向回升。高频信号变化太快时，少数载流子跟不上交流扰动，耗尽层承担主要小信号变化，电容通常停在较低的C_min附近。

因此频率改变的是小信号响应路径，不是把积累、耗尽、反型的基本顺序颠倒。测量温度、扫描速度、衬底接触和器件尺寸也会改变结果，解释曲线必须写清测试条件。

图2｜P型衬底MOS电容的概念C-V响应。高频反型区接近Cmin，低频曲线因少数载流子能够响应而回升；图中无具体器件数据。

理想曲线给出基准，真实器件还会受到氧化层固定电荷、移动离子和界面态影响。固定电荷会使平带条件及曲线沿电压轴移动；界面态能与半导体交换电荷，常表现为曲线拉伸、频散或附加损耗。

MOS电容测试因此可用来评估氧化层电容、界面质量和工艺稳定性，也是理解MOSFET阈值与沟道形成的基础。具体提取方法、等效电路和判定限值须按器件结构、量测频率与产品规范执行。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。