奇异摩尔主创的《IO-NET芯粒报告》入选ODCC年度杰出成果

9月2-4日，开放数据


中心


大会暨首届算博会（2026 ODX ）在国家会议中心二期举办。大会聚焦计算、网络、存储、设施、液冷、算电、边缘等当前热点算力领域，基于大模型训练和推理等应用场景，邀请全球领军企业及专家分享最新技术创新实践。

《IO-NET芯粒报告》入选 O


DC


C年度杰出成果

在本次大会上，由腾讯主持，奇异摩尔主创，并联合多家XPU厂商和产业链上下游企业共同完成《IO-NET芯粒报告》（以下简称“报告”）项目，凭借其前瞻性技术洞察与产业落地价值，

成功入选“2026 ODCC年度杰出成果”。

这一殊荣不仅是对《报告》编制团队专业能力的肯定，更标志着以芯粒和内存池化架构为代表的新一代算力基础设施，加速从技术探索走向产业落地。

作为成果的技术内核，《报告》聚焦长上下文与智能体（Agen


ti


c）大模型推理中日益严峻的KV Cache存储压力，系统研究了面向Scale‑up内存池的卸载技术方案。报告横向对比了PCIe、NVLink C2C、CXL、IONET以太内存池等多条技术路线，深入阐述通用IO芯粒（IOD）在解构式Scale‑Up集群中的关键价值。在此基础上，《报告》提出适配内存池访问的轻量级RMA引擎，并与R


DMA


进行差异化分析，给出了平铺与按需两种内存池地址映射模式。

值得一提的是，《报告》在推动产业互联层面迈出了关键一步。当前，UCIe市场虽已形成初步的技术共识，但生态层面仍呈现出显著的碎片化态势。各厂商在物理层兼容性上虽有所趋同，却在协议层实现上互不相通，导致即便同样宣称遵循UCIe标准的IP，在实际集成时因各种因素而无法真正互通。这种局面，不仅大幅增加了芯粒集成的验证复杂度与设计成本，更迟滞了异构计算从单点定制走向规模化复用的进程。

直面这一行业痛点，

奇异摩尔在《报告》中率先提出并定义了“AXI over UCIe FLIT”标准化协议层适配方案。

该方案以FLIT为基本粒度，将广泛通用的AXI总线协议映射至UCIe的物理传输层，构建起一套统一、可验证的协议转换桥梁。此举不仅有效屏蔽了不同厂商在链路层和事务层上的实现差异，更以开放参考设计的形式，为XPU、IOD等芯片设计方提供了一条低门槛、高兼容的互联路径，为Chiplet与异构集成体系夯实了互联互通的基石，更具战略意义地，为池化内存架构迈向产业落地扫清了关键的


接口


障碍。

（图源：奇异摩尔）

进一步而言，通用IOD作为第三方可复用芯粒，其价值在供需两侧均得到充分体现：对XPU厂商而言，标准化接口赋予了核心部件灵活的可替代性，有效摆脱单一供应商锁定，拓宽了供应链选择的广度；对IOD厂商而言，平台化架构使其能够以统一的产品形态覆盖多样化客户需求，大幅减少客制化交付所带来的重复开发与验证成本，从而推动自身产品走向规模化复用与快速迭代。

总而言之，这份《报告》的产业意义不止于技术参考本身。它从产业协同视角出发，有力推动了异构芯粒生态与池化内存方案的标准化进程，其成果入选年度杰出成果，必将加速下一代


AI


算力集群从“以计算为中心”的单一范式，向算力、互联、内存协同的系统级全局优化架构演进。这一演进，将为超大规模数据中心应对长上下文推理与智能体任务带来的存储与


通信


挑战，开辟出一条兼具可行性与前瞻性的实践路径。

《智算芯粒实验室验证平台测试规范》

正式发布

在《报告》之外，

本次ODCC上还正式向外发布了由中国信通院牵头，奇异摩尔、腾讯、上海


人工智能


实验室、华为等产业链上下游企业共同参与编制的《智算芯粒实验室验证平台测试规范》（以下简称“测试规范”）。

《测试规范》面向基于


FPGA


构建的AI网络智算验证平台，旨在应对大模型训练中多卡、多节点通信成为主要瓶颈的问题，为Scale-Up网络、芯粒互连及异构计算架构的设计选型提供可重复、可量化、分层且具备故障注入能力的验证基准。

测试体系覆盖九大项目，按基础性能、协议与库、高级功能及可靠性逐层展开。基础性能包括延时、带宽/吞吐和内存语义，重点考察不同消息规模、操作类型、拓扑跳数、MTU和负载下的性能与正确性；协议与库测试聚焦ETH-X等Scale-Up多协议、NCCL集合通信及DeepEP的MoE Dispatch/Combine，验证协议一致性、互操作性、数据正确性和扩展效率；高级功能测试包括在网计算和UCIe Chiplet，分别评估通信卸载收益、管理平面可靠性、链路训练、


信号


完整性及带宽效率；可靠性测试覆盖CBFC、LLR和点到点、Leaf-Spine、Fat-Tree/Clos等多拓扑，检验无损传输、错误恢复、拥塞控制、ECMP均衡、故障切换及长期稳定性。

Memory Switch Fabric项目正式启动

当前，人工智能基础设施建设普遍采取堆叠XPU、构建高速互联，组建计算超节点，以扩充整体算力供给规模。随着大模型走向长上下文、多模态与智能体应用，持续增长的KV Cache暴露存储短板：HBM高速但容量有限、成本昂贵，S


SD


容量大却无法实现低时延细粒度访问，两层之间缺少可多XPU共享的大容量经济型内存层。

（图源：2026 ODX现场）

为破解智算集群内存架构痛点，夯实存算一体底座。在本次大会上，中国信通院、腾讯、奇异摩尔等上下游企业联合发起“Memory Switch Fabric”计划，以MSwitch、MConnect内存互连芯片、Memory Switch Fabric架构为核心，联合上下游产业链资源，打造下一代网络化内存底座。

生态共筑，智能可期

面对下一代大模型在参数规模、上下文长度与任务复杂度上的持续跃升，算力基础设施正站上新一轮变革的关口——挑战前所未有，机遇同样空前。IO芯粒以其独有的灵活性与可扩展性，不仅为XPU异构集成提供了“乐高式”的模块化构建范式，更借助标准化互联协议与池化内存架构，为系统级性能调优打开了全新的维度。可以预见，随着芯粒生态的日趋成熟、测试验证体系的不断完善，AI算力集群将逐步摆脱对单一厂商绑定及封闭式方案的依赖，加速走向开放、模块化且更具通用性的发展路径。

作为行业领先的AI网络全栈互联产品与解决方案提供商，奇异摩尔不仅致力于以前沿理念和技术打造高性能产品，更积极投身于产业生态的共建与标准的制定。我们携手众多产业伙伴，秉持开放共赢的信念，深耕芯粒互联、内存池化、在网计算等关键底层技术，全力推动解构式智算基础设施从实验室走向大规模落地。我们深信，唯有全产业链的协同创新与标准共建，才能不断拓宽异构计算的能力边界；而智能计算的崭新纪元，也必将在一次次技术突破与生态融合中，从令人憧憬的愿景转化为触手可及的现实。未来已来，唯共筑者先行。