新思科技正在致力于开发HBM5验证IP解决方案

AI


革命已进入关键拐点。随着基础模型从数十亿参数扩展到数万亿参数，内存带宽已成为制约创新的决定性瓶颈。尽管计算能力持续提升，内存系统却难以同步跟进，由此形成的性能鸿沟正威胁着 AI 发展的速度。

HBM5 是高带宽内存（HBM）架构的一次变革性跃升。它并非仅仅带来性能的渐进式提升，而是从根本上重塑内存系统服务下一代 AI 加速器、


GPU


、数据


中心


和 HPC 平台的方式。凭借每个堆栈接近 8 TB/s 的带宽，以及涵盖信令协议、可靠性机制和可测试性基础设施的架构创新，HBM5 代表着过去十年来最重要的内存演进。

如此规模的创新也带来了传统方法难以完全应对的验证挑战。为帮助团队管理这种复杂性，新思科技正在致力于开发 HBM5 验证 IP，帮助


开发者


自信地验证先进内存子系统，降低项目风险，并加速面向下一代计算产品的上市进程。

现代 AI 系统面临的内存危机

当今 AI 工作负载正带来前所未有的挑战：

GPT-4 及其后续版本等基础模型需要海量参数存储，并要求快速完成权重更新

推理引擎需要低延迟内存访问，以支持实时决策

训练集群需要在分布式内存层次结构中提供持续稳定的带宽

数据中心需要可靠性机制，以避免代价高昂的停机损失

传统内存架构已达到物理和经济层面的极限。HBM5 通过一次覆盖内存堆栈各个层面的全面重新设计，应对这些挑战。

HBM5：架构革命，而非简单演进

HBM5 在五个关键维度实现了突破性创新：

四倍数据速率信令：从双倍数据速率（


DDR


）向四倍数据速率（QDR）信令的转变，代表着协议层面的根本性变化。该机制以正交差分选


通信


号为参考，每个引脚最高可运行在 32 Gb/s，相比 HBM4 每引脚数据速率约提升 4 倍，使每个堆栈的峰值带宽最高可达 8 TB/s。

增强型伪通道架构：每个器件最高支持 32 个通道和 64 个伪通道，每个伪通道提供独立的 32 位 DQ 路径、256 位预取以及 2 KB 页面，以实现细粒度并行性和可扩展性。

双命令


接口


：采用半独立的行命令总线和列命令总线，提高命令并发性和内存利用率。

先进训练机制：支持正交偏斜调节器（QSA）偏斜调整、


接收器


（RX）偏移校准、WDQS 与 CK 对齐，以及区间


振荡器


监控，确保高速信令的稳健性。

端到端数据完整性：包括命令/地址奇偶校验（CAPAR）、DWORD 循环冗余校验（


DC


RC）、基于符号的片上错误纠正码（ECC）及错误严重程度透明化、自动错误检查与清理（ECS），以及按行激活计数（PR


AC


）行扰动保护。

扩展测试与调试基础设施：增强对 IEEE 1500 标准的支持，涵盖直接访问（DA）、边界扫描、内存内建自测试（MBIST）以及模式


寄存器


转储/设置。

集成自修复与通道修复：支持现场修复和初始化阶段修复，并通过互连重映射提升可靠性和制造良率。

面向下一代系统而构建：支持对极高内存带宽有严苛需求的 AI 加速器、先进 GPU、网络设备和 HPC 平台。

验证挑战：规模化复杂性

HBM5 的架构复杂性带来了覆盖以下方面的验证挑战：

跨 QDR 信令、双命令接口和 64 个伪通道的协议验证

面向 QSA、RX 校准和 WDQS 对齐的训练序列验证

包括 ECC、DCRC、CAPAR、ECS 和 PRAC 在内的可靠性机制测试

面向测试、调试和修复的 IEEE 1500 基础设施验证

覆盖不同速度等级、密度和运行模式的边界场景

与内存


控制器


、PHY 和互连架构的系统级集成

传统验证方法——例如手动测试平台、临时检查器和有限覆盖率——已无法满足现代项目在规模和速度方面的复杂需求。

新思科技 HBM5 验证 IP

新思科技正在为客户提供 HBM5 验证解决方案，使其能够在硅片可用之前，即可开始验证下一代 AI、HPC 和先进内存子系统设计。通过及早提供全面协议验证、覆盖率驱动验证、先进调试能力，以及与现有验证环境的无缝集成，新思科技帮助客户显著降低项目风险，并加速基于 HBM5 产品的上市进程。

该解决方案基于原生 System


Verilog


UVM 架构构建，提供全面的协议验证、功能覆盖率、检查器基础设施、先进调试能力，以及可扩展的多通道验证支持。该验证 IP 旨在验证完整的 HBM5 功能集，包括通道架构、初始化流程、模式寄存器、训练流程、环回模式、数据完整性特性、IEEE 1500 基础设施、ECC、修复机制以及先进内存操作。

▲图1：HBM5 VIP 环境

新思科技 HBM5 验证 IP 的核心能力包括：

原生 SystemVerilog UVM 架构

协议检查和功能覆盖率

全面的检查器计划和测试计划

多通道验证支持

集成调试能力

可扩展架构，支持所有 HBM5 密度和速度等级

验证 IEEE 1500、训练序列、环回模式、ECC、奇偶校验、CRC、自修复和通道修复机制

以先进验证释放 HBM5 的全部潜力

HBM5 不仅是一次内存升级，更是赋能下一代 AI 和 HPC 的关键技术。随着模型规模不断扩大、延迟需求持续降低，以及数据中心对可靠性的要求日益提升，HBM5 能够提供这些系统所需的带宽、容量和稳健性。

释放 HBM5 的潜力，需要同样先进的验证能力。新思科技正在为客户提供 HBM5 验证解决方案，融合协议验证、覆盖率驱动方法学、先进调试和系统级集成，帮助降低风险并加速上市进程。

新思科技正与早期客户和合作伙伴携手，面向其下一代设计增强标准架构，并纳入最新规范中现已提供的新功能。

新思科技 VIP 原生集成新思科技Verdi Protocol Analyzer 调试解决方案以及 新思科技 Verdi Pe


rf


ormance Analyzer。在 SoC 上运行系统级负载需要更快速、基于硬件的硅前解决方案。基于新思科技 IP 的事务


处理器


、内存模型、混合和虚拟解决方案，能够在业界最快的验证硬件平台 ZeBu


仿真


系统和HAPS 原型验证系统上支持多种验证与测试用例。