Arm AGI CPU芯片推动智能体AI落地

智能体


AI


浪潮袭来，计算负载正在发生本质改变。正如安谋科技业务拓展总监侯科鑫在2026 Siemens


EDA


Forum上指出：Agen


ti


c AI 会产生海量 Token 与递归长周期并行任务，数据


中心


、6G、消费终端、工业场景需求分化，对芯片异构算力、带宽、时延提出了严苛挑战。

Arm


AGI


CPU


是基于 Arm Neoverse 平台打造的全新量产级芯片，搭载了最高 136 颗 Neoverse V3 核心，专为智能体 AI 时代设计。该芯片采用了复杂的Multi-Die 架构，原生支持 PCIe Gen6、NVMe、CXL 高速互联。由于芯片设计复杂度大幅提升，如果等待流片后再开展软件调试，将直接拉长产品的上市周期。对此，Arm 积极践行“左移”开发思路，在实体芯片问世前就完成了软件调试与架构权衡，而


西门子


EDA Veloce CS 平台也因此成为 AGI CPU 落地的核心支撑。

01设计早期｜单刀片

在项目处于仅包含 CPU、MMU、CMN 等基础 IP 的设计早期，部署基于pro


FPGA


CS 的单刀片原型，最高支持 3.3 亿


ASIC


门，并配套 JTAG、


UART


外设子卡。凭借 15 MHz 以上的运行速度，软件团队可提前数月完成 OS 启动与驱动开发，从而实现软件开发流程的前置。

02设计迭代｜10 刀片机架扩展

当设计逐步成熟后，可平滑迁移至由 10 刀片组成的机架系统，提供高达 33 亿门的容量，并支持机架级联，全面满足完整 CSS 子系统的验证需求。

03RTL 就绪｜Strato CS 全芯片验证

当 RTL 与网表就绪后，即可切换至 Veloce Strato CS。依托440 亿+ 门的超大容量，可完成 Multi-die 以及各类高速


接口


的带宽与时延验证；同时运行真实的 AI 负载来输出功耗包络，持续优化芯片的 PPA（功耗、性能、面积）能效，全面适配超大规模云厂商的落地需求。

这套验证工作流已开放给 Arm 的授权客户、SoC 设计团队及生态合作伙伴使用，助其有效降低智能体 AI 芯片的研发风险。面向未来，随着EDA 向着数据驱动与智能体编排的方向加速演进，软硬件协同与开发左移正成为赢得 AI 芯片竞赛的关键所在。