MOSFET线性区与饱和区：沟道夹断究竟是什么？

线性区和饱和区不是两个抽象标签，而是MOSFET沟道电荷随漏源电压变化后的两种结果。本文以长沟道增强型NMOS为例，从局部栅压、沟道形状和载流子路径解释夹断，并回答最容易误解的问题：漏端沟道已经夹断，为什么漏电流仍然存在？

先限定讨论对象：P型衬底上的长沟道增强型NMOS，源极与体端等电位，漏极相对源极为正。VGS高于阈值电压VT时，栅极电场吸引电子，形成连接N+源区与N+漏区的反型沟道。

沟道电子密度由栅极相对当地沟道电势的电压决定。从源端走向漏端，沟道电势升高，有效栅压减小，反型电荷也随之减少；图中的楔形表示电荷密度变化。

图1｜长沟道增强型NMOS的线性区与饱和区对比。电子由源极流向漏极，传统电流方向相反；夹断发生在漏端附近，电子仍能穿过高场区。通用示意，未按比例。

电子从源极沿沟道向漏极运动，传统电流方向与之相反。本文沿用这一NMOS约定；PMOS的极性和载流子方向相应反转。

漏源电压较小时，漏端仍有足够的反型电荷，沟道从源端连续延伸到漏端。提高VDS会增强沿沟道的横向电场，推动更多电子漂移，因此漏电流随VDS近似线性增加。

它像一只由栅压调节的电阻：VGS越高，沟道电子越多，等效电阻通常越小。这个类比只适用于低VDS附近；继续升高VDS，漏端沟道变薄，关系便不再线性。

理想长沟道模型的边界为唯一核心公式：VDS,sat = VGS − VT。右边是栅源电压超过阈值的部分，也称过驱动电压；三者单位都是伏特。

当VDS升到上述边界，漏端的当地有效栅压恰好降到阈值附近，漏端反型电荷趋近零，这就是沟道夹断。夹断只发生在靠近漏端的一小段区域，源端到夹断点之间仍保留反型沟道。

继续提高VDS时，多出的电压主要落在夹断点与漏极之间的高场耗尽区。电子到达夹断点后会被强电场迅速扫向漏极，所以夹断区不是绝缘墙。

因果链可以写成：VDS升高 → 漏端沟道电势升高 → 当地有效栅压降低 → 漏端反型电荷趋近零 → 形成高场夹断区 → 电子仍被扫向漏极。

图2｜固定VGS下的定性输出特性。理想长沟道饱和电流近似不随VDS变化；真实器件因沟道长度调制等效应仍会缓慢上升。

理想模型中，夹断后电流主要由VGS建立的沟道电荷控制。因此“饱和”指漏电流对VDS的依赖减弱，不表示器件截止，也不等同于载流子速度饱和。

真实输出曲线在饱和区通常仍略向上。原因之一是沟道长度调制：VDS增大后夹断区向源端扩展，反型沟道的有效长度缩短，漏电流随之增加。

短沟道器件还受速度饱和、漏致势垒降低和强电场效应影响，理想边界不再精确。具体工作区、功耗和安全工作区必须以数据手册及测试条件为准。

低VDS线性区常用于导通开关或受控电阻；饱和区可作为放大器和电流源的偏置区。功率资料中的“线性模式”有时与教材线性区含义不同，应回到偏压和器件曲线判断。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。