华为韬定律再突破，密度涨55%，功耗反降66%

近日，华为


半导体


负责人何庭波更新τ（韬）定律论文，此前5月25日华为发布韬定律V1版本、7月4日更新V2版本，不到四个月时间内，华为三次就韬定律发表学术论文。

此次论文直接披露量产芯片麒麟2026的实测数据，正面回应3D堆叠发热质疑。

论文明确，芯片内部80%的能耗并非来自计算，而是数据长距离传输。华为通过逻辑折叠技术，将电路垂直堆叠，典型核心导线长度缩短20%，关键路径导线缩短70%，高耗能的


时钟缓冲器


数量减少一半，从根源上砍掉无效传输能耗。

实测数据显示，麒麟2026


晶体管


密度从每平方毫米1.55亿提升至2.38亿，涨幅55%。相同性能下，NPU功耗下降66%，


GPU


下降58%，


CPU


性能核心功耗下降41%；其中NPU在29TOPS算力不变的前提下，频率下降63%，电压从0.85V降至0.55V，功耗密度下降73%。

针对局部高热，华为采用双重方案：先通过电路折叠从源头压低功率密度，再通过热感知布局，将高发热模块放置在散热路径最优位置，平衡整机散热表现。

何庭波明确指出，韬定律是时间缩放定律，不是能量缩放定律，并非万能方案。若盲目将节省的时间全部用于拉高频率，芯片反而会更耗电。第一代


DSP


折叠曾出现总功耗降25%、功率密度反升24%的情况，第二代修正后功耗降47%。目前混合键合间距、晶圆翘曲、对准精度、


EDA工具


适配等工程难题，仍需未来三到五年持续攻关。

据了解，麒麟2026为保守版本，仅对收益最大的关键路径选择性折叠。按路线图，未来三年键合间距计划从1.5微米缩至720纳米，CPU频率从3.1GHz向


5G


Hz迈进。