CMOS反相器：NMOS与PMOS如何完成逻辑翻转？

发布时间：2026-09-21来源：半导体之芯

CMOS反相器由一只PMOS和一只NMOS组成，是数字芯片最基本的逻辑门。它不把输入电压直接“搬到”输出，而是让上拉与下拉通路互补切换，再对输出节点充电或放电。读完本文，你能从偏置、载流路径和传输曲线解释0与1为何翻转。

一句话结论：CMOS反相器的关键不是一句“两个管子轮流开关”，而是互补网络让输出节点只在两条电源轨之间被充电或放电，并用陡峭的电压传输特性恢复清晰的逻辑电平。

01｜两只MOS管怎样接成反相器？

典型CMOS反相器把PMOS作为上拉管：源极接电源VDD；把NMOS作为下拉管：源极接地GND。两只管的栅极并在一起作为输入Vin，漏极并在一起形成输出Vout。

在常规体硅CMOS中，PMOS体区通常接VDD，NMOS体区通常接GND，使体二极管保持反偏。图中只画逻辑主通路。

后级栅电容、互连电容和本级漏结电容共同构成负载电容C_L。输入只控制哪条通路为输出节点充放电。

02｜输入为0或1时，电流走哪条路？

当Vin接近0时，NMOS的V_GS≈0，下拉管关断；PMOS的V_SG≈VDD，上拉管导通。VDD经PMOS给C_L充电，Vout上升到高电平，所以输入0得到输出1。

当Vin接近VDD时，NMOS的V_GS足够大而导通，PMOS的V_SG接近0而关断。C_L经NMOS向GND放电，Vout下降到低电平，所以输入1得到输出0。

图1｜CMOS反相器的两种稳态。Vin=0时输出节点经PMOS充电；Vin=1时经NMOS放电。通用原理图，未按器件尺寸绘制。

稳定后，理想情况下VDD与GND之间没有持续直流通路；真实芯片仍有亚阈值、栅和结泄漏。图中箭头表示约定电流与节点充放电路径，电子运动方向与约定电流相反。

03｜输入经过中间电压时，为什么输出会陡降？

Vin从0逐渐升高时，NMOS开始增强，PMOS尚未完全关断。在转换区内，两管会同时部分导通，上拉与下拉电流相互竞争；小幅输入变化可引起较大的输出变化，于是电压传输曲线出现陡峭下降。

图2｜CMOS反相器的静态电压传输特性。转换区内两管可同时部分导通，切换点由器件与电源条件共同决定。示意曲线，无产品参数。

曲线上Vout=Vin附近常定义逻辑切换点V_M。它由阈值电压、宽长比、迁移率及VDD共同决定，不一定等于VDD/2；器件尺寸也会影响噪声容限。

传输曲线描述稳定输入下的静态关系，并非随时间变化的波形。陡峭曲线有助于把受扰电平恢复成清晰的0或1。

04｜为什么反相器不可能瞬间翻转？

MOS管导通时仍有有限电阻，C_L也必须积累或释放电荷，因此输出边沿需要时间。上拉或下拉能力变弱、负载变大，都会增加传播延迟；具体延迟要在规定输入斜率、负载和工艺角下仿真或测量。

反复切换时，动态功耗近似为P_dyn≈αC_LVDD²f。α是活动因子，C_L是有效负载，f是频率。此式不包含泄漏功耗，也不完全包含转换区的短路电流。

若输入边沿过慢，两管同时部分导通的时间会变长，VDD到GND的瞬时电流也会增加。由于空穴迁移率通常低于电子迁移率，PMOS常设计得比NMOS更宽以平衡充放电能力；确切比例由工艺模型和目标决定。

本篇记忆卡

一句话定义：CMOS反相器是由互补PMOS上拉网络和NMOS下拉网络组成、输出逻辑与输入相反的基本逻辑门。

核心因果链：Vin改变 → 上拉/下拉导通状态互换 → 负载电容充电或放电 → Vout在VDD与GND之间翻转。

1｜输入0：PMOS导通、NMOS关断，输出被充到高电平。

2｜输入1：PMOS关断、NMOS导通，输出被放到低电平。

3｜转换区决定增益与噪声容限，负载电容决定延迟和动态功耗。

常见误解：高电平输入不是被“直接送到”输出；输入只控制开关状态，输出由VDD充电或向GND放电形成。

END

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。