GAA纳米片晶体管：栅极为什么要包围四周？

GAA纳米片晶体管把导电沟道做成多层水平薄片，并让栅介质和金属栅包围每层薄片的四周。它不是为了增加一个装饰性的“面”，而是让栅极在沟道缩短后仍能压住漏端电场的干扰。读完本文，你能复述它的结构、开关路径，以及它相对FinFET解决了什么问题。

典型GAA纳米片场效应晶体管把硅沟道做成数层水平薄片，薄片两端分别连接源极和漏极。每层沟道外先包一层高k栅介质，再由金属栅从上、下、左、右完整环绕；多层薄片共用同一个栅极，电流则在各层沟道中并行流动。

FinFET把沟道竖成硅鳍，栅极控制鳍的顶面和两个侧面，底部仍连着衬底。GAA把水平薄片从周围材料中释放出来，让栅结构进入薄片下方和层间空隙，形成真正的全环绕。这里的“四面”是截面上的直观说法，关键是整个沟道周界都与栅电场强耦合。

图1｜FinFET三面控制与GAA纳米片全环绕对比。示意图未按尺寸比例绘制；黄色表示栅介质，深蓝表示金属栅。

MOSFET关断时，源端载流子前方应保持足够高的势垒；栅压升高后，栅电场降低这道势垒并形成反型沟道。沟道很短时，漏端电场也会伸入沟道，帮助降低源端势垒，使器件在本应关断时出现更多泄漏，这属于短沟道效应。

环绕栅不是把电子机械地夹住，而是让栅极从整个周界共同调节沟道电势。栅与沟道的电容耦合增强后，漏端对沟道势垒的相对影响减小，因此更容易获得陡峭开关、较低关断泄漏和可缩短的栅长。结果仍受栅介质厚度、片厚、掺杂、功函数和寄生效应共同影响。

一句因果链可以记成：包围周界增加 → 栅沟耦合增强 → 漏端干扰减弱 → 短沟道效应更易受控。这解释了GAA相对三栅FinFET的核心优势，但并不代表任何GAA器件都自动具有相同性能。

以n型GAA为例，当VGS＜VT时，栅下没有从源到漏的连续反型沟道，理想漏电流接近零；真实器件仍有亚阈值、结和栅泄漏。当VGS＞VT且漏源间加电压时，每层纳米片表面形成连通沟道。

图2｜n型GAA的关断与导通。电子由源极流向漏极，约定漏电流方向相反；图中只表达通用开关机制。

电子从n+源极进入沟道并漂移到漏极，即S→D；约定漏电流I_D方向与电子运动相反，为D→S。多层沟道的电流在源漏端汇合，所以某一层的厚度、界面质量或栅覆盖异常，都可能拖累整只器件的一致性。

GAA仍是MOSFET，仍有截止、线性和饱和等工作区。本文的开关图只说明沟道是否形成与方向关系；阈值、电流和速度必须以具体PDK模型、器件数据和规定测试条件为准。

一种典型路线先外延生长交替的Si/SiGe多层并刻成鳍。完成内侧墙和源漏外延后，选择性移除牺牲SiGe，让硅纳米片悬空；最后把高k介质和功函数金属填入层间，形成替换金属栅。

选择性刻蚀既要移走SiGe又少损伤硅；释放过程要避免残留、粗糙和纳米片粘连；环绕沉积则要覆盖上下表面、侧壁和狭窄层间。片厚、片间距与内侧墙波动还会改变电阻、电容和阈值。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。