现场回顾 I 耀创科技受邀参加2026高速互联与信号完整性仿真技术大会

9月5日，


2026高速互联与


信号


完整性


仿真技术


大会


圆满落幕。耀创科技技术专家

李增老师

受邀出席，围绕

《SI/


PI


/EMI联合


仿真


：板级到封装级协同优化》《过孔、背钻与


连接器


：高速通道结构优化实战案例》

两大主题展开深度分享，与行业同仁共同拆解前沿高速互连设计的技术痛点与量产解法。

01

高速时代，设计裕量正在被极限压缩

从112G PAM4到22


4G


PAM4，


接口


速率每翻一番，单位间隔（UI）就减半，抖动与噪声预算同步收紧：224G的UI仅8.9ps，


电源


噪声容限低至15mV，封装寄生从可忽略变为不可忽略。速率翻倍、裕量减半，这正是本次大会所有技术议题的起点。

一

SI/PI/EMI联合仿真：板级到封装级协同优化

为什么必须联合仿真？李增老师用一个真实项目开场：某高速


交换机


56G SerDes通道，板级仿真裕量充足、封装仿真阻抗达标，上板实测眼图却塌陷。单独排查板级、封装都找不到根因——问题出在封装与板级交界处的过孔阻抗不连续，以及电源噪声经封装PDN


耦合


进信号，SSN造成80mV电源轨波动、12ps额外抖动。

核心结论：

SI、PI、EMI从来不是三个孤立问题，而是同一条物理链路上的三个侧面。单点仿真看得见，联合仿真才看得全。

分享现场完整拆解了五步联合仿真主干流程：

规格定义→模型准备→仿真执行→判据判定→优化签核，并配套讲解板级仿真（叠层阻抗、SI通道、PDN去耦、EMI辐射）与封装级仿真（BGA/FCBGA/2.5D/3D、bump/TSV/RDL建模）的落地要点。

二

过孔、背钻与连接器：高速通道结构优化实战案例

一条高速链路要经过4~8个过孔，过孔的累积影响往往超过走线和连接器。分享聚焦三类最致命的结构问题：

过孔残桩谐振、阻抗不连续、回流路径不完整。

残桩有多致命？10mil残桩约在28GHz产生谐振，恰好落在112G PAM4的Nyquist频率上——背钻把残桩控制在5mil以内，回波损耗可改善8~12dB。现场还给出了从通孔、背钻到盲孔/埋孔/微通孔的完整选型方法论，以及地过孔回流、连接器-


PCB


过渡区（焊盘-过孔-走线三重阻抗连续）的实战优化手法。

以


AI


交换机112G PAM4通道为例，四轮优化（过孔优化→连接器+材料优化→PI+均衡协同）后：过孔阻抗从78Ω提升到94Ω，回波损耗从-8dB改善到-18dB，眼高从120mV提升到280mV，BER从1e-6（不达标）改善到1e-13（达标），一次投板通过。

三

现场回顾

分享结束后，现场的热度却没有降温。来自硬件设计、SI/PI仿真、封装工程等不同岗位的


工程师


们围住李增老师，就封装模型库的搭建与复用、背钻工艺与厂商能力的对齐、112G通道电源噪声预算等实操话题继续深入探讨，原定的交流时间一延再延。不少参会者表示，这场分享把单点仿真达标、上板却翻车的行业痛点讲透了，也让大家带走了一套可落地的优化方法论。