JFET结型场效应管：反向偏置怎样控制沟道？

把栅极电压调得更负，N沟道JFET的漏极电流会减小；把漏源电压升高，电流又可能进入近似不变的区间。这两件事都与耗尽区有关，却不是同一种关断。本篇从栅结和沟道出发，解释反向偏置怎样控流，以及为什么漏端夹断后仍有电流。

本篇只讨论N沟道模型：N型半导体连接源极S和漏极D，P型栅区G与沟道形成PN结。源漏是电流进出的接触，栅结调节沟道；这里没有MOSFET那样的栅氧化绝缘层。[1][2]

以源极为参考，正常控流时漏极比源极正，栅极不高于源极。电子由源到漏，常规漏极电流I_D则由漏到源。栅源零偏置也已有沟道，但漏源零电压不意味着仍有正常漏极电流。[1][2]

耗尽区是PN结附近可移动载流子显著减少的区域，不是材料空隙。反向偏置增大，耗尽区变宽，导电沟道变窄。因此在相同的小漏源电压下，栅源电压越负，漏极电流越小。[1][2]

图1｜N沟道JFET的简化截面对比。两图采用相同且很小的正漏源电压，忽略沿沟道的细微宽度变化；耗尽区仅画在N侧。上下P型栅区同接G，中间仍有导电通道；非比例，不表示夹断或截止。

这是一条电场控流的因果链：栅结反偏增大 → 耗尽区扩展 → 有效沟道收窄 → 导电能力降低。不是向沟道持续注入很大的栅电流来控制它，也不是把N型材料变成了P型。[1][3]

反偏栅结的直流电流很小，输入电阻高；实际仍有漏电流，变化电压还会通过结电容产生充放电电流。栅极并非任何频率、温度下都绝对开路，正向偏置或击穿也不属于这里的正常控流条件。[3][4][5]

沿着源到漏，沟道电位逐渐升高；同一个栅极相对漏端便更负。把栅源、漏源和栅漏电压分别记作V_GS、V_DS和V_GD，三者均以伏特V为单位，满足：

V_GD = V_GS − V_DS

固定V_GS、提高V_DS，栅漏反偏便增大，耗尽区在漏端扩展得更多。当漏端的导电沟道局部收窄至夹断，继续增加的电压主要落在其附近的高场区域；源端送来的电子仍可穿过该区域到达漏极。[1][2]

于是输出曲线进入电流饱和区：电流对漏源电压不再那么敏感，但并不为零。真实曲线仍可能向上倾斜，不是所有电压下都严格恒流；更高电压还受击穿和额定条件限制。[2][4][5]

图2｜固定不同栅源电压得到的输出曲线。越负的栅压对应越低的电流和越靠左的饱和起点。示意采用理想平坦饱和段，不是实测数据，不画击穿；截止漏电流未展开。

先固定栅源电压，再沿横轴增加漏源电压：小电压区近似表现为电阻，经过弯曲段后进入饱和区。换成更负的栅源电压，整条曲线降低，进入饱和所需的漏源电压也通常更小；不能把几条曲线的拐点都画在同一位置。[1][2]

再把栅源电压负向调到接近截止电压V_GS(off)，正常漏极电流才会降得很小，剩余电流受漏电等因素限制。有些资料把截止电压也叫夹断电压V_P，因此读到“夹断”必须先确认说的是漏端局部夹断，还是栅源截止条件。[1][3][4]

高输入电阻使JFET适合高阻传感器等模拟输入级。截止电压、零栅压电流、噪声与输入电容都依器件和条件而变，应读对应数据手册，不把典型曲线当成每颗器件的保证。[1][4][5]

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。