当制程微缩的红利越来越难吃，行业一直在找算力的下一条增长曲线。最新一版《集成芯片与芯粒技术白皮书（第二版）》给出了一个明确的判断：集成芯片正在成为继尺寸微缩、新原理器件之后，集成电路性能提升的第三条路径。换句话说，算力增长的重心，正在从"把晶体管做小"转向"把芯片拼大"。


这个判断的含金量在于，它不再把芯粒当成过渡方案，而是正式抬到了与制程演进平起平坐的位置。对做封装的工程师来说，这是一个明确的信号：先进封装不再只是芯片的"后道工序"，而是决定算力上限的主战场。


把视角拉到整个产业，白皮书这一版更新的时机很有意味。当单芯片面积逼近光刻与良率的物理边界，当先进制程的每一代投入都在指数级攀升，集成芯片从"可选项"变成"必选项"，几乎是一道没有退路的选择题。


集成芯片为什么上位：摩尔定律的接力棒


尺寸微缩这条老路，越走越贵。业界普遍看到，先进制程每一代的研发投入和单颗晶体管成本都在往上走，边际收益却在往下掉。当单芯片的面积被光刻极限和良率的账锁死，继续靠微缩换性能，性价比已经算不过来。


芯粒（Chiplet）的思路正好反过来：不追求单颗芯片更大更先进，而是把一颗大芯片拆成多个功能芯粒，再用先进封装把它们拼回一个整体。白皮书的核心判断是"面积和集成主导算力增长"——算力不再由单点的制程决定，而由你能集成多少面积、用多高的互连密度把它们连起来决定。


这里的关键转变，是从"向制程要算力"切换到"向集成要算力"。前者是单点突破，后者是系统能力。谁掌握了更高密度的互连、更可靠的键合，谁就掌握了这条新路径的话语权。


更深一层看，这条路线的竞争已经不只是技术问题，而是生态问题。谁能定义芯粒间的互连标准、谁能把异构集成的设计工具和封装工艺打通，谁就能在下一轮洗牌里拿到先手。集成芯片的护城河，正在从"我有先进制程"变成"我有完整生态"。


面积换算力：拆与拼的底层逻辑


这套打法的账很好算。一颗单片大芯片，良率随面积指数下降，废一片就是几万美金的损失；拆成小颗粒之后，每一颗面积小、良率高，坏掉哪颗就换哪颗，整体成本反而可控。这是"面积换算力"的第一层含义——用可复用的小芯片拼出更大的算力面积。


第二层含义在互连。这些裸片之间的数据搬运，靠的是先进封装里的高密度互连。互连间距越细、带宽越高，拼出来的整体就越像一个"真单片"。这才是集成芯片真正的技术门槛——不是能不能拆，而是拆完之后能不能高速、低延迟地拼回来。



  • 制程微缩：越做越贵，边际收益递减

  • 拆分设计：单颗良率高，坏哪颗换哪颗

  • 先进封装：决定互连密度与带宽，是集成的底座


所以这条路的胜负，一半在设计，一半在封装。设计决定怎么拆，封装决定拆完能不能拼得起来。这也是为什么封装设备在这个时间点上，景气度不输给很多芯片设计环节。


据白皮书的判断，面积和集成正在取代单纯制程，成为算力增长的主导变量。这对产业格局的影响是深远的：过去拼的是谁能把晶体管做小，未来拼的是谁能把更多面积高效地集成起来。赛道换了，领跑者的名单也会跟着换。


先进封装是底座，键合是底座里的承重墙


芯粒集成要落地，绕不开 2.5D/3D 封装、热压键合（TCB）、混合键合这一整套先进封装工艺。没有高密度互连，这些裸片就是几颗散装芯片，谈不上"集成"。这也解释了为什么这两年先进封装设备的景气度，比很多芯片设计环节还高——这条路越普及，封装的确定性越强。


在这条工艺链里，键合设备是承重墙。无论是把裸片贴到中介层上，还是把存储和逻辑堆叠起来，贴装精度和温度均匀性直接决定互连的良率和带宽。这个时代来了，键合设备不是配角，而是决定"拼图"能不能严丝合缝的关键。


可以做一个直接的判断：只要集成路线继续往前走，热压键合、真空共晶这些成熟工艺的需求就不会缺，甚至会随着颗粒数的增加而水涨船高。这不是概念炒作，是已经在高端芯片里大规模落地的现实。


从实际出货看，主流的高性能计算芯片几乎都已经采用了这种芯粒拆分再集成的思路，只是各家叫法不同。这已经从趋势变成了既定事实，剩下的只是普及速度和深度的问题。


设备商的确定性：集成越热，键合越刚需


对做封装设备的厂商来说，这条路线是实打实的确定性需求。它不像某些前沿概念那样悬在空中，而是已经在高端芯片里大规模落地。集成芯片用得越多，对热压键合、真空共晶这些成熟工艺的依赖就越深——这是设备商能抓到手里的钱。


TORCH中科同志——TCB 热压键合设备供应商，在真空共晶、热压键合这些芯粒封装的刚需环节上，正好站在了需求的风口。连续五年信用中国"信用领跑"荣誉获得者的背书，落到产线上就是设备稳定性和交付能力的确定性。


回到工程师的日常，这个趋势落到产线上，最直接的变化是：贴装精度、键合良率、温度均匀性这些"老指标"，正在从配角变成决定产品竞争力的核心指标。谁把这些指标做扎实，谁就能在集成芯片的浪潮里站稳脚跟。


给工程师的一句话：别只盯着制程数字。未来几年，能不能把芯粒间的互连密度和键合良率做上去，才是决定算力上限的真正变量——把封装当主战场的人，会吃到下一波红利。