界面态：硅与氧化层边界的缺陷怎样影响电学特性？

同样是硅与二氧化硅组成的栅结构，界面质量不同，晶体管的开启电压、电流控制和电容曲线就可能不同。原因不只在氧化层厚度：边界上的缺陷也会交换电荷。界面态怎样通过占据变化和响应速度，把原子尺度的不完整连接变成可测的电学变化？

MOS结构的栅极通过氧化层，用电场控制硅表面载流子。晶体硅与非晶二氧化硅排列不同，边界可能留下悬挂键，即未完整成键的连接8；它们可在硅禁带中引入局域能态，称为界面态。

界面态能俘获或释放载流子、改变净电荷，却不等于氧化层被打穿。固定氧化层电荷在所考察条件下近似不与硅交换电荷；氧化层内还可能存在陷阱、可移动离子。它们不能统称界面态。

图1｜MOS层次及缺陷位置示意。红圈为可与硅交换载流子的界面态，灰色符号为固定氧化层电荷；不按比例，未指定偏置。

界面态密度D_it按单位面积、单位能量描述，常用单位cm⁻²·eV⁻¹。它表示可用态的分布，不等于已占据数量或净电荷密度。

占据取决于缺陷能级、表面载流子供应及温度。平衡时可结合能级与费米能级的相对位置判断；费米能级是描述电子占据概率的能量标尺。栅压改变表面电势和能带位置，使部分态改变占据，但需要时间。

不同缺陷有不同电荷状态，不能规定所有空态都为正、所有电子占据态都具有相同净电荷。应先说明缺陷类型和占据条件，再讨论电荷大小与正负。

阈值电压按规定判据表征晶体管开始形成有效反型沟道的栅电压。界面电荷改变后，栅极需提供不同的补偿电荷，才能达到同一阈值条件，所以开启电压可能偏移。

把界面电荷作为薄片，且氧化层电容、其它电荷及阈值判据不变时，有ΔV_T≈−ΔQ_it/C_ox。ΔQ_it是阈值条件下界面净电荷面密度的变化，单位C/cm²；C_ox为单位面积氧化层电容，单位F/cm²，所得电压单位为V。以nMOS为例，若净界面电荷变得更负，阈值会向正方向移动；不是界面态越多，阈值就必然向同一侧移动。

在传统MOSFET的亚阈值区，电流随栅压近似指数变化。能跟随偏置变化的界面态会分走一部分栅极的电荷调节，使沟道控制变弱；亚阈值摆幅，即电流变化十倍所需栅压，可能增大。该结论需带上温度、器件模型与响应条件，不能仅凭摆幅反推唯一缺陷数量。

电容—电压测量简称C-V，常在缓慢扫描的直流栅压上叠加交流小信号。这是两种测量速度。陷阱的俘获释放响应时间又随能级、偏置和温度变化，不能套用一个固定频率界限。

若某类态来得及跟随直流扫描、却跟不上交流小信号，它仍会在扫描中改变电荷，让同样的表面电势变化需要更大的栅压区间，出现C-V展宽。若还能跟随交流，便可能贡献附加小信号电容；若连扫描都跟不上，其电荷在这次测量中可能近似冻结。

图2｜直流扫描慢于交流小信号时，某类态响应时间的定性分类。只讨论在该偏置区间会改变占据的态，不是固定频率标准，也不是C-V异常的唯一解释。

高频下没有附加陷阱电容，不等于没有界面态。提取时还要排除串联电阻、漏电、氧化层陷阱和移动离子等影响，记录温度、扫描方向和速度。氢钝化可减少部分悬挂键，但效果需测量验证，不能仅凭阈值偏移判定界面优劣。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。