IR压降：片上电源网络为什么会损失电压？

发布时间：2026-11-03来源：半导体之芯

芯片供电入口是1伏，为什么远处的逻辑单元可能只得到0.95伏？电源不是沿着理想导线送到每个晶体管的，金属与过孔都有电阻，回流路径也会损失电压。本篇从一个简化回路出发，说明IR压降的来源、时序影响，以及静态分析不能回答哪些问题。

一句话结论：IR压降来自电流流过供电网络的电阻；要检查单元实际得到的供电，必须同时看本地电源端和本地地端，而不只看入口电压。

01｜电压损失发生在哪里？

片上电源分配网络，简称PDN，由送电的金属线、过孔和接触结构组成。电源条带向局部电源轨分流，电流经过电路后沿地网返回。版图上连通，不代表通路电阻足够低。

规定常规电流方向：从入口VDD流向负载，再由本地VSS沿地网返回入口。供电线上电势沿电流方向降低；回流地网上，本地VSS可能高于入口地。单元真正使用的是本地VDD与本地VSS之间的电压差，地端抬升也会吃掉供电余量。

图1｜单区域、恒定电流的教学等效回路。全部节点电压均相对入口VSS=0 V；常规电流从VDD经负载回到VSS。忽略电感、电容及其它支路，不代表真实芯片网格或工艺参数。

02｜一个小电阻，为什么也值得检查？

简化电阻模型的核心关系是ΔV=IR。ΔV为路径压降，单位伏V；I为该路径电流，单位安A；R为路径电阻，单位欧Ω。其它条件不变，电流或电阻增大，压降随之增大。

例如把一个区域等效为0.50安负载，供电路径0.06欧、回流路径0.04欧。入口VDD为1.00伏、入口VSS为参考0伏时，本地VDD为0.97伏，本地VSS为0.02伏，负载两端只剩0.95伏。总损失0.05伏，即50毫伏；这是教学假设，不是某种工艺的典型值或合格门限。

真实电源网有多条支路，不能给每段线都套用全芯片总电流。应按负载分布、寄生电阻、入口位置和工况求解，找出低电压区域及高电流密度路径。

03｜为什么平均压降小，也可能瞬间掉压？

静态IR分析常用平均电流求电阻网络的稳态电压分布。“静态”指分析方法，不是只计算待机漏电；也可使用运行平均开关电流。它能发现持续供电不足和薄弱连接，但不能保证瞬态安全。

一片单元在相近时刻翻转，局部电流需求会突然变化。除了随电流变化的电阻压降，封装和供电路径的电感、片上及封装电容、去耦位置也会改变供电波形。去耦电容可在短时间内提供局部电荷，但不能持续补偿电阻路径造成的直流损失。

静态电压图不能代替全部供电签核。瞬态分析还要选择工作活动和时间窗口；平均功耗相同，也可能因翻转时序和位置不同而出现不同的最坏掉压。

图2｜静态与瞬态分析关注点不同。静态可使用运行平均电流，并非只分析漏电；瞬态需考虑活动时序及模型中的储能元件。去耦不能替代持续供电路径的低电阻设计。

04｜压降怎样从版图问题变成时序问题？

通常工作范围内，供电降低会削弱晶体管驱动，使单元延迟增大；各处掉压不同，还会改变路径的相对延迟。影响须用对应电压、温度和库模型计算，不能把降压百分比直接当成延迟增幅。

排查时先确认电源和地网没有断点、缺失连接或过孔瓶颈，再结合电流分布定位高阻通路。可加宽关键金属、增加合理的并联通路，或调整高电流单元的聚集位置；这些措施会占用布线资源，并可能改变时序。

瞬态问题还需评估去耦与供电阻抗。修改后重查供电、时序和电流密度。IR压降与电迁移常一起分析，但后者涉及长期材料迁移与可靠性，不能共用一个门限。

本篇记忆卡

一句话定义：IR压降是电流流过供电或回流路径电阻时产生的电压损失。

核心因果链：负载电流→金属与过孔电阻→本地供电缩小→驱动与时序余量变化。

1｜检查本地VDD与VSS之差，不只看入口VDD。

2｜ΔV=IR只对应选定路径及其电流，复杂网格要联立求解。

3｜静态看稳态分布，瞬态还看活动、电感和去耦。

常见误解：静态分析通过，不代表瞬态通过；加去耦，也不等于消除了直流IR压降。

END

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。