串扰：相邻金属线怎样影响信号波形和时序？

芯片里，两根金属线明明没有短接，为什么一根翻转，另一根却会冒出毛刺？有时受扰线本来也在翻转，表现就变成提前或推迟到达。理解这两种现象，要先看线间电容怎样传递扰动，再看两根线各自何时、朝哪个方向改变电压。

相邻金属线由介质隔开。两根线之间的电场会随电压差改变，这种关系可以用线间耦合电容来描述。它不是版图里额外摆放的器件，也不意味着有导电通路穿过介质。两线电压差在变，金属表面电荷就会重新分布；如果另一根线的驱动不能立刻抵消这一变化，它的电压也会被拉动。

我们把引起这次扰动的线叫侵扰线，把正在观察的线叫受扰线。这是针对一次分析分配的角色，不是线路的固定身份。除了电容，也可能有电感等耦合机制；本文只讨论以电容耦合为主的数字片上互连。

假设受扰线由驱动器维持在低电平，邻线突然上升。电容耦合会把受扰线电压短暂向上推；邻线结束翻转后，受扰线在自身驱动作用下回到原来的低电平。图中蓝线的小隆起就是正向毛刺，不是一次完整翻转。

图1｜侵扰线上升，原本处于低电平的受扰线产生正向毛刺后恢复。横向为时间；幅度与持续时间仅为示意。

毛刺的峰值和持续时间都值得看。线间耦合较强、邻线边沿较陡，或受扰线驱动维持电平的能力较弱，扰动就可能更明显。一个短毛刺不一定会让逻辑出错：接收门能否把它传下去，还要看它的幅度、持续时间和接收端特性。

先把「侵扰线保持稳定、受扰线独自上升」当作比较基准。此时受扰线的驱动除了给本线的其他电容充电，还要改变线间电容两端的电压差。若侵扰线也在相近时间上升，而且边沿相近，两端电压差变化通常较小，受扰线可能比基准更早到达接收判定电平。若侵扰线同期下降，两端电压差变化通常更大，受扰线则可能更晚到达。

图2｜受扰线均上升，以侵扰线静止为基准。箭头指侵扰线电压变化方向；两线都翻转时，假设边沿在时间上足够接近。

这里的提前和推迟，是指受扰线跨过同一个判定电平的时刻相对基准变了，不能拿静止时毛刺的高度直接换算。若两条线的翻转在时间上相隔很久，邻线虽有动作，也未必影响这次到达时刻；真实分析还要考虑驱动强弱、边沿速度、多根邻线以及最早和最晚可能翻转的时间范围。

布线间距满足制造规则，不代表时序一定合格。设计人员会从实际版图提取寄生参数，也就是根据线宽、线距、并行长度等几何条件估算额外的电阻和电容，再用它们分别检查静止信号的噪声和翻转信号的到达时间。过晚可能来不及被采样，过早也可能破坏接收寄存器所需的保持时间。

若问题集中在两根长距离并行的线上，可以拉开间距或缩短并行段，但这会占用布线资源，也可能改变其他负载。改完应重新提取参数、复查噪声与时序；不能只看间距变大，就认定整个路径已经满足要求。

关注半导体之芯，系统学习器件原理、晶圆制造、材料设备、设计制造衔接与封装测试。

欢迎在留言区交流知识问题；具体材料、参数与工艺窗口请以对应产品数据手册和平台规范为准。

本文用于半导体知识交流，不构成投资建议。