一文看懂：CoWoS-S、CoWoS-R和CoWoS-L有什么区别

电子发烧友网译 Chip-on-W


afe


r-on-


Sub


stra


te


（简称 CoWoS）是台积电（TSMC）开发的一套先进封装平台，可将


处理器


、芯粒（chiplet）与 HBM 堆叠集成于同一封装体内。在


AI


加速器和高性能计算系统中，处理器需要极大的内存带宽和快速的裸片间


通信


，CoWoS 因此变得格外重要。该平台衍生出三个主要版本：CoWoS-S、CoWoS-R 和 CoWoS-L，三者的核心差异在于连接各组件的结构不同。




CoWoS-S 是最早推出、也最成熟的版本，其中的“S”指硅中介层（silicon interposer），即位于逻辑芯片与 HBM 堆叠下方的一整块大硅片。中介层内制作了精细的金属布线，在各组件之间实现高密度互连；硅通孔（TSV）则垂直穿过中介层，把电信号和电力传导到封装基板。




CoWoS-S 最大的优势在于


电气


性能出色。硅工艺支持极细的线宽，因而能实现高连接密度、低延迟和高效的数据传输；嵌入其中的深沟槽


电容


还能为高功耗处理器稳定供电。这些特性使 CoWoS-S 适用于性能一致性要求高、需要极宽内存


接口


的高端产品，其工艺与制造也相当成熟。




但大面积硅中介层本身难做，成本也高。随着 AI 处理器不断增大，集成的计算裸片与 HBM 堆叠越来越多，所需中介层的尺寸可能超出常规光刻掩模版（re


ti


cle）的上限。台积电可以通过掩模拼接（mask stitching）分次曝光来突破这一限制，但中介层越大，制造复杂度和缺陷风险也越高。这些约束让 CoWoS-S 的进一步放大越来越难。




CoWoS-R 改用重布线层（RDL）中介层，替代大面积硅中介层。这种结构由多层铜布线与聚合物介质材料构成，用于连接各组件。由于不再依赖一整块大硅片，RDL 中介层更容易放大，从而支持更大的封装；它还具有一定的


机械


柔性，有助于减小应力、改善封装连接的完整性。




代价是布线密度通常低于 CoWoS-S。其线宽尺寸更大，因此不太适合要求最苛刻的短距离裸片间互连。不过它仍能提供良好的


信号


完整性与


电源


完整性，对优先考虑封装可扩展性、设计简便性和潜在更低制造成本的大型 HPC 系统颇具吸引力。CoWoS-R 已于 2023 年进入量产。




CoWoS-L 兼取两者之长：采用基于 RDL 的中介层完成封装级的大范围布线，同时在特定位置嵌入称为“局部硅互连”（LSI）的小块硅片。这些硅桥在相邻逻辑裸片之间，或处理器与内存之间最需要带宽的地方提供高密度连接；而对带宽要求不那么高的连接，则交给周围的 RDL 结构。




这种混合设计让 CoWoS-L 取得了难得的平衡：在关键区域，它的连接密度和电气性能接近 CoWoS-S，却不必动用一整块巨大的硅中介层；同时，又保留了 CoWoS-R 大部分的扩展能力和灵活性。CoWoS-L 还可集成


嵌入式


深沟槽电容等特殊元件，以改善供电与封装功能。




正因如此，CoWoS-L 格外契合当前 AI 硬件的演进方向。未来的加速器可能包含多颗计算芯粒、数量更多的 HBM 堆叠，以及越来越复杂的


通信网络


。到了这样的尺寸，全硅中介层可能不再现实，而纯 RDL 中介层又未必能在每个接口处都提供足够的密度。选择性布置 LSI 恰好同时解决了这两个问题。台积电已于 2024 年开始量产 CoWoS-L，并正在开发尺寸越来越大的方案。





小结：





CoWoS-S 成熟度最高、硅布线密度稳定，但受尺寸与成本限制；CoWoS-R 强调可扩展性、灵活性和更简便的大尺寸封装构建，代价是连接密度较低；CoWoS-L 提供混合方案，在最需要的地方集中使用硅级性能，封装其余部分则采用 RDL 技术。因此，在超大规模的下一代 AI 加速器上，CoWoS-L 正在成为最有前景的选择。不过，不同产品对性能、成本和制造的要求各不相同，三种版本仍各有其用武之地。




作者：Daniel Nennion


来源：semiwiki