刚刚，华为时隔六年发布全新麒麟芯片，「韬定律」立大功

发布时间：2026-09-07来源：APPSO

就在刚刚，华为正式发布三折叠手机 Mate XT 2，并同步推出全新旗舰芯片麒麟 9050 Pro。

冷知识，这是华为继 Mate40 系列全球发布会之后，时隔六年再次在旗舰产品发布会上推出全新高性能麒麟芯片。

APPSO 在现场

作为 Mate XT 2 的核心硬件，麒麟 9050 Pro 首次采用华为提出的「逻辑折叠」技术。

据悉，该技术通过重新设计芯片内部逻辑单元的空间布局，让传统平面化芯片结构转向立体化排布，从而缩短信号传输距离，降低计算过程中的功耗。

发布会上，华为常务董事、终端 BG 董事长余承东更是将麒麟 9050 Pro 称为「史上最强麒麟芯片」，并详细介绍了芯片内部的灵犀 CPU、马良 GPU 以及达芬奇架构 NPU 等核心计算单元。

余承东表示，麒麟 9050 Pro 在性能、AI 能力和能效控制方面实现进一步突破，并在现场以「Super fast、Super intelligent、Super cool」概括这颗芯片的特点，强调其在运行速度、智能计算以及散热控制方面的提升。

从具体规格来看，麒麟 9050 Pro 搭载的灵犀 CPU 采用超线程技术，单核峰值性能提升 24%，多核并发性能提升 52%。

GPU 部分采用马良 GPU 架构，引入光追硬件加速技术，计算单元和缓存规模进一步提升，支持 5000 万线光线实时追踪，渲染性能提升 142%。

AI 计算方面，麒麟 9050 Pro 搭载达芬奇架构 NPU，支持多尺寸大模型输入以及多级存算协同优化。

华为表示，该芯片首次实现端侧 MoE 全模态大模型能力，总参数规模达到 30B，激活参数为 2B。

除了性能提升，华为此次重点强调的另一项变化，是芯片内部架构的调整。

值得一提的是，华为半导体负责人何庭波近期发布论文《Huawei's τ Chip Was Supposed to Melt？》，进一步解释了今年提出的「韬定律」和 LogicFolding（逻辑折叠）技术。

过去芯片性能提升主要依赖制程缩小和晶体管数量增加，但随着先进制程持续接近物理限制，芯片行业开始寻找新的架构优化方向。华为提出的逻辑折叠技术，则试图通过改变芯片内部数据传输方式，提高计算效率。

何庭波在论文中表示，芯片运行过程中，大量能耗来自数据在不同计算单元之间的传输，而非计算本身。其举例称，人的工作消耗不仅来自办公过程，通勤同样会消耗大量精力，芯片中的数据搬运也存在类似情况。

🔗

传统芯片通常采用二维平面布局，计算单元之间需要通过较长距离的线路传递数据。逻辑折叠技术则通过垂直堆叠方式，将部分逻辑单元进行立体化排列，使数据能够通过更短路径完成传输。

根据论文披露，本月发布的麒麟芯片采用逻辑折叠技术后，通过 40 纳米级键合工艺实现约 1.5 微米键合间距，每平方毫米可实现约 50 万个垂直互连。相比传统水平布线方式，信号传输距离明显缩短。

论文数据显示，采用该技术后，芯片晶体管密度从每平方毫米约 1.55 亿提升至 2.38 亿，提升幅度达到 55%。在相同性能条件下，NPU 功耗下降 66%，GPU 功耗下降 58%，CPU 性能核心功耗下降 41%。

其中，NPU 的能效提升更加明显。在保持 29 TOPS 算力不变的情况下，NPU 运行频率降低 63%，工作电压从 0.85V 下降至 0.55V，功耗密度下降 73%。

从具体结构优化来看，逻辑折叠技术进一步缩短了部分关键路径。

论文显示，在一些典型核心中，连线长度可以缩短约 20%，部分关键路径缩短最高达到 70%。在一个处理模块的时钟布线长度减少 28%，时钟缓冲器数量从 4.36 万个降低至 1.9 万个。

而此次麒麟 9050 Pro 发布，也意味着华为正不断通过新的芯片架构设计，探索高端移动芯片发展的另一条路径。

还记得在 Mate40 发布会上，余承东那句「Leap further ahead」，口音不算优雅，但象征着华为「向前迈进」的决心与勇气。

雄关漫道真如铁，而今迈步从头越。没有人永远知道下一条正确道路在哪里，但所有新的时代，都始于有人愿意在未知中寻找答案。

我们正在招募伙伴

📮 简历投递邮箱hr@ifanr.com

✉️ 邮件标题「姓名+岗位名称」（请随简历附上项目/作品或相关链接）

更多岗位信息请点击这里🔗

转载说明：本文系转载内容，版权归原作者及原出处所有。转载目的在于传递更多行业信息，文章观点仅代表原作者本人，与本平台立场无关。若涉及作品版权问题，请原作者或相关权利人及时与本平台联系，我们将在第一时间核实后移除相关内容。